Manwal għall-Utent tal-Mikroproċessur WH V3

Mudell tal-Mikroproċessur: QingKeV3
Verżjoni: V1.2
Karatteristiċi tal-ISA:
- Pipeline FPU
- Tbassir tal-fergħa
- Tinterrompi l-appoġġ
- Protezzjoni tal-Memorja Fiżika HPE (PMP)
- Mod ta 'konsum ta' enerġija baxxa
- Istruzzjoni Estiża Set Debug

Istruzzjonijiet għall-Użu tal-Prodott

Fuqview tal-Mikroproċessur QingKe V3

Il-mikroproċessuri tas-serje QingKe V3 jinkludu mudelli V3A, V3B, u V3C. Kull mudell għandu karatteristiċi u differenzi speċifiċi bbażati fuq l-applikazzjoni tiegħu.

Sett ta' Istruzzjonijiet

Is-sett ta 'struzzjonijiet RV32I jinkludi 32 sett ta' reġistru minn x0 sa x31. Is-serje V3 ma tappoġġjax l-estensjoni floating-point (F). Kull reġistru huwa 32 bit fid-daqs.

Sett Reġistru

Is-sett tar-reġistru RV32I jikkonsisti fir-reġistri li ġejjin.

x0: Hardcoded 0
x1: Indirizz tar-ritorn
x2: Stack pointer
x3: Pointer globali
x4: Pointer tal-ħajt
x5-x7: Reġistri temporanji
x8: Ħlief reġistru/frame pointer
x9: Ħlief reġistru/parametri tal-funzjoni/valuri tar-ritorn
x10-x11: Parametri tal-funzjoni
x12-x17: Ħlief reġistri
x18-x27: Reġistri temporanji
x28-x31: Reġistri ta' min iċempel/called

Modalità Privileġġ

L-arkitettura standard RISC-V tinkludi tliet modi privileġġjati: Modalità Magna, Mod Superviżur, u Mod Utent. Il-mikroproċessuri tas-serje QingKe V3 jappoġġjaw il-modalità Magni u l-modalità Superviżur.

Mistoqsijiet Frekwenti

Q: X'inhuma l-mudelli differenti fil-mikroproċessuri tas-serje QingKe V3?

A: Is-serje QingKe V3 tinkludi mudelli V3A, V3B, u V3C, kull wieħed b'karatteristiċi u differenzi speċifiċi dettaljati fil-manwal tal-utent.

Q: Kemm hemm settijiet ta 'reġistru disponibbli fis-sett ta' struzzjonijiet RV32I?

A: Is-sett ta 'struzzjonijiet RV32I jipprovdi 32 sett ta' reġistru minn x0 sa x31.

Q: Liema modi privileġġjati huma appoġġjati mill-mikroproċessur QingKe V3?

A: Il-mikroproċessuri tas-serje QingKe V3 jappoġġjaw il-modalità tal-Magni u l-mod ta 'Superviżur bħala parti mill-arkitettura RISC-V.

Fuqview

Il-mikroproċessuri tas-serje QingKe V3 huma mikroproċessuri MCU għal skopijiet ġenerali ta '32-bit żviluppati waħedhom ibbażati fuq arkitettura standard ta' sett ta 'struzzjonijiet RISC-V. Din is-serje tinkludi V3A, V3B u V3C, li minnhom V3A jappoġġja l-estensjoni ta 'sett ta' struzzjonijiet standard RV32IMAC u V3B/C jappoġġja l-estensjoni ta 'sett ta' struzzjonijiet standard RV32IMCB u l-estensjoni ta 'sett ta' struzzjonijiet personalizzati XW. It-tnejn li huma jappoġġjaw il-multiplikazzjoni b'ċiklu wieħed u d-diviżjoni tal-ħardwer, minbarra l-munzell tal-pressjoni tal-ħardwer (HPE), interruzzjoni mingħajr mejda (VTF), interfaces ta 'debugging ta' 1 u 2 wajers issimplifikati, istruzzjonijiet "WFE", u karatteristiċi speċjali oħra. Barra minn hekk, jappoġġja wkoll il-Prologue/Epilogue tal-Hardware (HPE), il-Vector Table Free (VTF), l-interface ta 'debugging 1-/2-wire issimplifikat, u l-appoġġ għall-istruzzjoni "WFE".

Karatteristiċi

Karatteristiċi	Deskrizzjoni
ISA	RV32IM[A]C[B]
Pipeline	3
FPU	Mhux appoġġjat
Tbassir tal-fergħa	Tbassir tal-fergħa statika
Tinterrompi	Jappoġġaw total ta '256 interruzzjoni inklużi eċċezzjonijiet, u jappoġġja VTF
HPE	Appoġġ 2 livelli ta 'HPE
Protezzjoni tal-Memorja Fiżika (PMP)	Appoġġjati
Mod ta 'konsum ta' enerġija baxxa	Appoġġa l-modi ta 'rqad u rqad fil-fond, u tappoġġja l-metodi ta' rqad WFI u WFE
Sett ta' Istruzzjonijiet Estiża	Appoġġjati
Debug	SDI 1/2-wajer, debug standard RISC-V

Fuqview

Il-mikroproċessuri tas-serje QingKe V3 jinkludu V3A, V3B, u V3C, hemm xi differenzi bejn is-serje skond l-applikazzjoni, id-differenzi speċifiċi huma dettaljati fit-Tabella 1-1.

Tabella 1-1 Overview tal-mikroproċessur QingKe V3

Karatteristika Mudell	ISA	Numru ta' livelli HPE	Interruzzjonijiet ibejtu numru ta livelli	VTF numru ta' kanali	Pipeline	Vettore modalità tabella	Istruzzjoni Estiża (XW)	Numru ta 'żoni ta' protezzjoni tal-memorja
V3A	RV32IMAC	2	2	4	3	Istruzzjoni	×	×
V3B	RV32IMCB	2	2	4	3	Indirizz/Istruzzjoni	√	×
V3C	RV32IMCB	2	2	4	3	Indirizz/Istruzzjoni	√	4

Nota: Il-bidla tal-kompitu tal-OS ġeneralment tuża stack push, li mhix limitata għan-numru ta 'livelli

Sett ta' Istruzzjonijiet

Il-mikroproċessuri tas-serje QingKe V3 isegwu l-Arkitettura standard tas-Sett ta 'Istruzzjonijiet RISC-V (ISA). Dokumentazzjoni dettaljata tal-istandard tista’ tinstab f’“Il-Manwal tas-Sett ta’ Istruzzjonijiet RISC-V, Volum I: ISA tal-Livell tal-Utent, Verżjoni tad-Dokument 2.2” fuq ir-RISC-V International websit. Is-sett ta 'struzzjonijiet RISC-V għandu arkitettura sempliċi u jappoġġja disinn modulari, li jippermetti kombinazzjonijiet flessibbli bbażati fuq ħtiġijiet differenti, u s-serje V3 tappoġġja l-estensjonijiet ta' sett ta 'struzzjonijiet li ġejjin.
RV32: Arkitettura 32-bit, wisa 'bit tar-reġistru għal skopijiet ġenerali ta' 32 bit

I: Tappoġġja l-operazzjoni tal-iffurmar, bi 32 reġistru tal-iffurmar
M: Appoġġ iffurmar struzzjonijiet multiplikazzjoni u diviżjoni
A: Appoġġ kmandi atomiċi
C: Appoġġ istruzzjoni ta 'kompressjoni 16-bit
B: Appoġġ għall-istruzzjonijiet tal-manipulazzjoni tal-bit
XW: Istruzzjonijiet ta 'kompressjoni ta' 16-il bit għal operazzjonijiet ta 'byte u nofs kelma li jestendu waħedhom

Nota:

Is-sottosett ta 'struzzjonijiet appoġġjati minn mudelli differenti jistgħu jkunu differenti, jekk jogħġbok irreferi għat-Tabella 1-1 għad-dettalji;

Sabiex ittejjeb aktar id-densità tal-kodiċi, estendi s-subsett XW, żid l-istruzzjonijiet ta 'kompressjoni li ġejjin c.lbu/c.lhu/c.sb/c.sh/c.lbusp/c.lhusp/c.sbsp/c.shop , li l-użu tiegħu jeħtieġ li jkun ibbażat fuq il-kompilatur MRS jew il-katina tal-għodda li tipprovdi;
V3B jappoġġja l-estrazzjoni ta 'kelma (32bit) istruzzjoni minn doubleword (64bit) u l-estrazzjoni ta' kelma (32bit) istruzzjoni minn riżultat ta 'multiplikazzjoni (64bit). Il-metodu ta 'użu speċifiku jista' jirreferi għall-funzjoni tal-librerija u jikkoopera mal-kompilatur MRS jew mal-katina tal-għodda pprovduta minnu;

V3B/C jappoġġja l-istruzzjoni tal-kopja tal-memorja. Għal użu speċifiku, jekk jogħġbok irreferi għall-funzjoni tal-librerija u kkoopera mal-kompilatur MRS jew mal-katina tal-għodda tiegħu.

Sett Reġistru

L-RV32I għandu 32 sett ta' reġistru minn x0-x31. Is-serje V3 ma tappoġġjax l-estensjoni "F", jiġifieri, m'hemm l-ebda sett ta 'reġistru ta' punt li jvarja. Fl-RV32, kull reġistru huwa 32 bit. It-Tabella 1-2 hawn taħt telenka r-reġistri ta' RV32I u d-deskrizzjonijiet tagħhom.

Tabella 1-2 Reġistri RISC-V

Irreġistra	Isem ABI	Deskrizzjoni	Ħażin
x0	żero	Hardcoded 0	–
x1	ra	Indirizz tar-ritorn	Min iċempel
x2	sp	Munzell pointer	Callee
x3	GP	Pointer globali	–
x4	tp	Pointer tal-ħajt	–
x5-7	t0-2	Reġistru temporanju	Min iċempel
x8	s0/fp	Ħlief reġistru/frame pointer	Callee
x9	s1	Ħlief reġistru	Callee
x10-11	a0-1	Parametri tal-funzjoni/valuri tar-ritorn	Min iċempel
x12-17	a2-7	Parametri tal-funzjoni	Min iċempel
x18-27	a2-11	Ħlief reġistru	Callee
X28-31	t3-6	Reġistru temporanju	Min iċempel

L-attribut Callee fit-tabella ta 'hawn fuq ifisser li l-proċedura msejħa ma ssalvax il-valur tar-reġistru, u l-attribut Callee ifisser li l-proċedura msejħa ssalva r-reġistru.

Modalità Privileġġ

L-arkitettura standard RISC-V tinkludi tliet modi privileġġjati: Modalità Magna, Mod Superviżur, u Mod Utent, kif muri fit-Tabella 1-3 hawn taħt.

Il-modalità tal-magna hija obbligatorja, u l-modi l-oħra huma fakultattivi. Għad-dettalji, tista’ tirreferi għal The RISC-V Instruction Set Manual Volume II: Privileged Architecture”, li jista’ jitniżżel b’xejn mill-RISC-V International. websit.

Tabella 1-3 Modalità ta' privileġġ ta' arkitettura RISC-V

Kodiċi	Isem	Abbrevjazzjonijiet
0b00	Modalità Utent	U
0b01	Mudell ta' Superviżur	S
0b10	Riżervat	Riżervat
0b11	Modalità magna	M

Il-mikroproċessuri tas-serje QingKe V3 jappoġġjaw tnejn minn dawn il-modi privileġġjati.

Modalità magna

Il-modalità tal-magna għandha l-ogħla awtorità, il-programm f'dan il-mod jista 'jaċċessa r-Reġistru tal-Kontroll u l-Istatus (CSR) kollu, iżda jista' jaċċessa wkoll iż-żoni tal-indirizzi fiżiċi kollha.
Id-default tal-power-up huwa fil-modalità tal-magna, meta l-eżekuzzjoni ta 'mret (struzzjoni tar-ritorn tal-modalità tal-Magni) terġa' lura, skont l-istatus tar-reġistru CSR (reġistru tal-istatus tal-modalità tal-Magni) fil-bit MPP, jekk MPP = 0b00, imbagħad toħroġ mill-modalità tal-Magni fil-modalità Utent, MPP = 0b11, imbagħad kompli żomm il-modalità Magni.

Modalità tal-utent

Il-modalità tal-utent għandha l-inqas privileġġ, u f'din il-modalità jistgħu jiġu aċċessati biss reġistri CSR limitati. Meta sseħħ eċċezzjoni jew interruzzjoni, il-mikroproċessur imur mill-modalità Utent għall-modalità Magni biex jimmaniġġa eċċezzjonijiet u interruzzjonijiet.

Reġistru tas-CSR

Serje ta' reġistri CSR huma definiti fl-arkitettura RISC-V biex jikkontrollaw u jirreġistraw l-istat operattiv tal-mikroproċessur. Dawn is-CSRs jistgħu jiġu estiżi b'4096 reġistru bl-użu ta' spazju intern dedikat għall-kodifikazzjoni tal-indirizzi ta' 12-il bit. U uża l-għoli żewġ CSR[11:10] biex tiddefinixxi l-permess ta 'qari/kitba ta' dan ir-reġistru, 0b00, 0b01, 0b10 għal qari/kitba permess u 0b11 għal qari biss. Uża ż-żewġ bits CSR[9:8] biex tiddefinixxi l-inqas livell ta 'privileġġ li jista' jaċċessa dan ir-reġistru, u l-valur jikkorrispondi għall-mod ta 'privileġġ definit fit-Tabella 1-3. Ir-reġistri CSR implimentati fil-mikroproċessur QingKe V3 huma dettaljati fil-Kapitolu 8.

Eċċezzjoni

Mekkaniżmu ta 'eċċezzjoni, li huwa mekkaniżmu biex jinterċetta u jimmaniġġja "avvenimenti ta' operazzjoni mhux tas-soltu". Il-mikroproċessuri tas-serje QingKe V3 huma mgħammra b'sistema ta 'rispons ta' eċċezzjoni li tista 'timmaniġġja sa 256 eċċezzjoni, inklużi interruzzjonijiet. Meta sseħħ eċċezzjoni jew interruzzjoni, il-mikroproċessur jista 'jirrispondi malajr u jimmaniġġja l-avvenimenti ta' eċċezzjoni u interruzzjoni.

Tipi ta' Eċċezzjoni

L-imġiba tal-ħardwer tal-mikroproċessur hija l-istess kemm jekk isseħħ eċċezzjoni jew interruzzjoni. Il-mikroproċessur jissospendi l-programm attwali, imur għall-immaniġġjar tal-eċċezzjoni jew tal-interruzzjoni, u jerġa 'lura għall-programm sospiż qabel meta l-ipproċessar ikun lest. B'mod ġenerali, l-interruzzjonijiet huma wkoll parti mill-eċċezzjonijiet. Jekk eżattament l-okkorrenza attwali hijiex interruzzjoni jew eċċezzjoni tista 'tkun viewed permezz tal-Magni mode eċċezzjoni kawża reġistru kawża. L-mcause[31] huwa l-qasam tal-interruzzjoni, li jintuża biex jindika jekk il-kawża tal-eċċezzjoni hijiex interruzzjoni jew eċċezzjoni. mcause[31]=1 tfisser interruzzjoni, mcause[31]=0 tfisser eċċezzjoni. mcause[30:0] huwa l-kodiċi tal-eċċezzjoni, li jintuża biex jindika l-kawża speċifika tal-eċċezzjoni jew in-numru tal-interruzzjoni, kif muri fit-tabella li ġejja.

Tabella 2-1 Kodiċi ta' eċċezzjoni tal-mikroproċessur V3

Tinterrompi	Eċċezzjoni kodiċijiet	Sinkroniku / Asinkronu	Raġuni għall-eċċezzjoni
1	0-1	–	Riżervat
1	2	Asinkronu preċiż	NMI jinterrompi
1	3-11	–	Riżervat
1	12	Asinkronu preċiż	SysTick jinterrompi
1	13	–	Riżervat
1	14	Sinkroniku	Is-softwer jinterrompi
1	15	–	Riżervat
1	16-255	Asinkronu preċiż	Interruzzjoni esterna 16-255
0	0	Sinkroniku	Allinjament ħażin tal-indirizz tal-istruzzjoni
0	1	Sinkroniku	Żball tal-aċċess tal-kmand tal-ġibda
0	2	Sinkroniku	Istruzzjonijiet illegali
0	3	Sinkroniku	Breakpoints
0	4	Sinkroniku	Tagħbija l-allinjament ħażin tal-indirizz tal-aċċess tal-istruzzjoni
0	5	Asinkronu mhux ta 'preċiżjoni	Żball tal-aċċess tal-kmand tat-tagħbija
0	6	Sinkroniku	Ħżin tal-indirizz tal-aċċess għall-istruzzjoni tal-Aħżen/AMO
0	7	Asinkronu mhux ta 'preċiżjoni	Żball tal-aċċess tal-kmand tal-maħżen/AMO
0	8	Sinkroniku	Sejħa għall-ambjent fil-modalità Utent
0	11	Sinkroniku	Sejħa għall-ambjent fil-modalità Magni

Sinkroniku” fit-tabella tfisser li struzzjoni tista’ tiġi lokalizzata eżattament fejn tiġi esegwita, bħal struzzjoni ta’ waqfa jew ta’ sejħa, u kull eżekuzzjoni ta’ dik l-istruzzjoni se tagħti bidu għal eċċezzjoni. "Asinkronu" tfisser li mhux possibbli li tiġi identifikata istruzzjoni, u l-valur tal-PC tal-istruzzjoni jista 'jkun differenti kull darba li sseħħ eċċezzjoni. "Asinkronu preċiż" tfisser li eċċezzjoni tista' tinstab eżattament fil-konfini ta' struzzjoni, jiġifieri, l-istat wara l-eżekuzzjoni ta' struzzjoni, bħal interruzzjoni esterna. "Asinkronu mhux ta 'preċiżjoni" tfisser li l-konfini ta' istruzzjoni ma tistax tkun lokalizzata b'mod preċiż, u forsi l-istat wara istruzzjoni tkun ġiet interrotta f'nofs l-eżekuzzjoni, bħal żball ta 'aċċess għall-memorja.
L-aċċess għall-memorja jieħu ż-żmien, u l-mikroproċessur ġeneralment ma jistennax it-tmiem tal-aċċess meta jaċċessa l-memorja iżda jkompli jesegwixxi l-istruzzjoni, meta terġa’ sseħħ l-eċċezzjoni tal-iżball tal-aċċess, il-mikroproċessur diġà wettaq l-istruzzjonijiet sussegwenti, u ma jistax ikun b’mod preċiż jinsab.

Dħul ta' Eċċezzjoni

Meta l-programm ikun fil-proċess ta 'tħaddim normali jekk għal xi raġuni, iqajjem eċċezzjoni jew interruzzjoni. L-imġieba tal-ħardwer tal-mikroproċessur f'dan il-punt tista 'tiġi mqassra kif ġej.

Issospendi l-fluss tal-programm attwali u mxi għall-eżekuzzjoni tal-funzjonijiet ta 'ġestjoni ta' eċċezzjoni jew interruzzjoni. L-indirizz bażi tad-dħul u l-mod ta' indirizzar tal-funzjoni ta' eċċezzjoni jew interruzzjoni huma definiti mir-reġistru tal-indirizz bażi tad-dħul tal-eċċezzjoni mtvec. mtvec[31:2] jiddefinixxi l-indirizz bażi tal-funzjoni ta' eċċezzjoni jew ta' interruzzjoni. mtvec[1:0] jiddefinixxi l-mod ta' indirizzar tal-funzjoni tal-handler. meta mtvec[1:0]=0, l-eċċezzjonijiet u l-interruzzjonijiet kollha jużaw entrata unifikata, jiġifieri, meta sseħħ eċċezzjoni jew interruzzjoni, idur għall-mtvec[31:2] jiddefinixxi l-indirizz bażi li għandu jiġi eżegwit. Meta mtvec[1:0]=1, l-eċċezzjonijiet u l-interruzzjonijiet jużaw il-modalità tal-vector table, jiġifieri, kull eċċezzjoni u interruzzjoni hija nnumerata, u l-indirizz jiġi kkumpensat skont in-numru tal-interruzzjoni*4, u meta sseħħ eċċezzjoni jew interruzzjoni, tiġi mċaqlaq għall-indirizz bażi definit minn mtvec[31:2] + numru ta' interruzzjoni*4 Eżekuzzjoni. It-tabella tal-vettur tal-interruzzjoni żżomm struzzjoni biex taqbeż għall-funzjoni tal-immaniġġjar tal-interruzzjoni, jew tista 'tkun struzzjonijiet oħra.
Aġġorna r-reġistru tas-CSR
- Meta tiddaħħal eċċezzjoni jew interruzzjoni, il-mikroproċessur awtomatikament jaġġorna r-reġistri CSR rilevanti, inkluż ir-reġistru tal-kawża tal-eċċezzjoni tal-modalità tal-Magni mcause, ir-reġistru tal-pointer tal-eċċezzjoni tal-modalità tal-Magni mepc, ir-reġistru tal-valur tal-eċċezzjoni tal-modalità tal-Magni tal-metall, u l-istatus tar-reġistru tal-istatus tal-modalità tal-Magni.

Aġġorna mcause

Kif issemma qabel, wara li ddaħħal eċċezzjoni jew interruzzjoni, il-valur tiegħu jirrifletti t-tip attwali ta 'eċċezzjoni jew in-numru ta' interruzzjoni, u s-softwer jista 'jaqra dan il-valur tar-reġistru biex jiċċekkja l-kawża tal-eċċezzjoni jew jiddetermina s-sors tal-interruzzjoni, kif iddettaljat fit-Tabella 2 -1.

Aġġorna l-mepc

Id-definizzjoni standard tal-indirizz tar-ritorn tal-mikroproċessur wara li joħroġ minn eċċezzjoni jew interruzzjoni hija maħżuna f'mepc.
Allura meta sseħħ eċċezzjoni jew interruzzjoni, il-ħardwer jaġġorna awtomatikament il-valur tal-mepc għall-valur tal-PC tal-istruzzjoni attwali meta tiltaqa 'ma' l-eċċezzjoni, jew il-valur tal-PC tal-istruzzjoni esegwita minn qabel li jmiss qabel l-interruzzjoni.
Wara li l-eċċezzjoni jew l-interruzzjoni tiġi pproċessata, il-mikroproċessur juża l-valur issejvjat tiegħu bħala l-indirizz tar-ritorn biex jirritorna fil-post tal-interruzzjoni biex ikompli l-eżekuzzjoni.
Madankollu, ta 'min jinnota li.

MEPC huwa reġistru li jinqara u li jista 'jinkiteb, u s-softwer jista' wkoll jimmodifika l-valur biex jimmodifika l-post tal-pointer tal-PC li jaħdem wara r-ritorn.
Meta sseħħ interruzzjoni, jiġifieri, meta l-kawża tal-eċċezzjoni tirreġistra mcause[31]=1, il-valur tal-mapep jiġi aġġornat għall-valur tal-PC tal-istruzzjoni mhux eżegwita li jmiss fil-ħin tal-interruzzjoni.
- Meta sseħħ eċċezzjoni, il-valur tal-mapep jiġi aġġornat għall-valur tal-PC tal-istruzzjoni tal-eċċezzjoni attwali meta l-eċċezzjoni tikkawża reġistru mcause[31]=0. Allura f'dan iż-żmien meta l-eċċezzjoni terġa 'lura, jekk nirritornaw direttament billi nużaw il-valur ta' mepc, inkomplu nwettqu l-istruzzjoni li ġġenerat l-eċċezzjoni qabel, u f'dan il-ħin, se nkomplu nidħlu fl-eċċezzjoni. Normalment, wara li nittrattaw l-eċċezzjoni, nistgħu nimmodifikaw il-valur tal-mepc għall-valur tal-istruzzjoni mhux eżegwita li jmiss u mbagħad nirritornaw. Per example, jekk nikkawżaw eċċezzjoni minħabba sejħa/waqfa, wara li nimmaniġġjaw l-eċċezzjoni, peress li recall/break (c.ebreak huwa 2 bytes) hija istruzzjoni ta '4 byte, għandna bżonn biss is-softwer biex timmodifika l-valur ta' mepc għal mepc +4 (c.ebreak huwa mepc+2) u mbagħad lura.

Aġġorna mtval

Meta jiddaħħlu eċċezzjonijiet u interruzzjonijiet, il-ħardwer awtomatikament jaġġorna l-valur ta 'mtval, li huwa l-valur li kkawża l-eċċezzjoni. Il-valur huwa tipikament.

Jekk eċċezzjoni hija kkawżata minn aċċess għall-memorja, il-ħardwer jaħżen l-indirizz tal-aċċess għall-memorja fil-ħin tal-eċċezzjoni f'mtval.
Jekk l-eċċezzjoni hija kkawżata minn istruzzjoni illegali, il-ħardwer jaħżen il-kodiċi tal-istruzzjoni tal-istruzzjoni f'mtval.
Jekk l-eċċezzjoni hija kkawżata minn breakpoint tal-ħardwer, il-ħardwer jaħżen il-valur tal-PC fil-breakpoint f'mtval.

Għal eċċezzjonijiet oħra, il-ħardwer jistabbilixxi l-valur ta 'mtval għal 0, bħal waqfa, l-eċċezzjoni kkawżata mill-istruzzjoni tas-sejħa.
Meta tidħol fl-interruzzjoni, il-ħardwer jistabbilixxi l-valur ta 'mtval għal 0.

Aġġorna mstatus

Malli ddaħħal eċċezzjonijiet u interruzzjonijiet, il-ħardwer jaġġorna ċerti bits fl-mstatus.

MPIE jiġi aġġornat għall-valur MIE qabel ma jidħol l-eċċezzjoni jew l-interruzzjoni, u l-MPIE jintuża biex jirrestawra l-MIE wara li l-eċċezzjoni u l-interruzzjoni jkunu spiċċaw.
MPP jiġi aġġornat għall-modalità privileġġata qabel ma ddaħħal l-eċċezzjonijiet u l-interruzzjonijiet, u wara li l-eċċezzjonijiet u l-interruzzjonijiet jintemmu, l-MPP jintuża biex jirrestawra l-modalità privileġġata preċedenti.
Il-mikroproċessur QingKe V3 jappoġġja t-tbejjit tal-interruzzjonijiet fil-modalità tal-Magni, u MIE mhux se jiġi kklerjat wara li ddaħħal eċċezzjonijiet u interruzzjonijiet.

Aġġorna l-modalità tal-privileġġ tal-mikroproċessur

Meta jseħħu eċċezzjonijiet u interruzzjonijiet, il-mod privileġġjat tal-mikroproċessur jiġi aġġornat għall-modalità Magni.

Funzjonijiet ta' Immaniġġjar ta' Eċċezzjoni

Malli ddaħħal eċċezzjoni jew interruzzjoni, il-mikroproċessur jesegwixxi l-programm mill-indirizz u l-mod definiti mir-reġistru mtvec. Meta tuża l-entrata unifikata, il-mikroproċessur jieħu struzzjoni ta 'qabża mill-indirizz bażi definit minn mtvec[31:2] ibbażat fuq il-valur ta' mtvec[1], jew jieħu l-eċċezzjoni u l-indirizz tad-dħul tal-funzjoni tal-immaniġġjar tal-interruzzjoni u jmur biex jesegwixxiha minflok . F'dan iż-żmien, il-funzjoni tal-immaniġġjar tal-eċċezzjoni u l-interruzzjoni tista 'tiddetermina jekk il-kawża hijiex eċċezzjoni jew interruzzjoni bbażata fuq il-valur ta' mcause[31], u t-tip u l-kawża tal-eċċezzjoni jew l-interruzzjoni korrispondenti jistgħu jiġu ġġudikati mill-kodiċi tal-eċċezzjoni u ttrattati kif xieraq.
Meta tuża l-indirizz bażi + numru ta 'interruzzjoni * 4 għall-offset, il-ħardwer jaqbeż awtomatikament għat-tabella tal-vettur biex jikseb l-indirizz tad-dħul tal-funzjoni ta' eċċezzjoni jew ta 'interruzzjoni bbażata fuq in-numru ta' interruzzjoni u jaqbeż biex tesegwih.

Eċċezzjoni Ħruġ

Wara li titlesta l-eċċezzjoni jew l-interrupt handler, huwa meħtieġ li toħroġ mill-programm tas-servizz. Wara li ddaħħal eċċezzjonijiet u interruzzjonijiet, il-mikroproċessur jidħol fil-modalità Magni mill-modalità Utent, u l-ipproċessar ta 'eċċezzjonijiet u interruzzjonijiet jitlesta wkoll fil-modalità Magni. Meta jkun meħtieġ li joħorġu mill-eċċezzjonijiet u l-interruzzjonijiet, huwa meħtieġ li tuża l-istruzzjoni mret biex tirritorna. F'dan iż-żmien, il-ħardwer tal-mikroproċessur awtomatikament iwettaq l-operazzjonijiet li ġejjin.
Il-pointer tal-PC jiġi rrestawrat għall-valur tar-reġistru CSR mepc, jiġifieri, l-eżekuzzjoni tibda fl-indirizz tal-istruzzjoni salvat mill-mepc. Huwa meħtieġ li tingħata attenzjoni għall-operazzjoni offset tal-mepc wara li titlesta l-immaniġġjar tal-eċċezzjoni.
Aġġorna l-istatus tar-reġistru CSR, MIE jiġi restawrat għal MPIE, u MPP jintuża biex jirrestawra l-mod privileġġjat tal-mikroproċessur preċedenti.

Il-proċess kollu tar-rispons għall-eċċezzjoni jista 'jiġi deskritt bil-Figura 2-1 li ġejja.

PFIC u Kontroll tal-Interruzzjoni

Il-mikroproċessur QingKe V3 huwa ddisinjat b'Kontrollur ta' Interruzzjoni Fast Programmabbli (PFIC) li jista' jimmaniġġja sa 256 interruzzjoni inklużi eċċezzjonijiet.
L-ewwel 16 minnhom huma ffissati bħala interruzzjonijiet interni tal-mikroproċessur, u l-bqija huma interruzzjonijiet esterni, jiġifieri n-numru massimu ta 'interruzzjonijiet esterni jista' jiġi estiż għal 240. Il-karatteristiċi ewlenin tiegħu huma kif ġej.

240 interruzzjoni esterna, kull talba ta' interruzzjoni għandha bits ta' kontroll tal-grillu u tal-maskra indipendenti, b'bits tal-istatus iddedikati
Il-prijorità ta' interruzzjoni programmabbli tappoġġja 2 livelli ta' nesting
Interruzzjoni veloċi speċjali ġewwa/barra l-mekkaniżmu, stivar awtomatiku tal-ħardwer, u rkupru, fond massimu HPE ta’ 2 livelli
Mekkaniżmu ta' rispons ta' interruzzjoni Ħieles (VTF) tal-Vector Table, aċċess dirett programmabbli b'2 kanali għall-indirizzi tal-vettur tal-interruzzjoni

Nota: Il-fond massimu tat-tbejjit u l-fond tal-HPE appoġġjati mill-kontrolluri tal-interruzzjoni jvarjaw għal mudelli ta 'mikroproċessuri differenti, li jistgħu jinstabu fit-Tabella 1-1.
It-tabella vector ta' interruzzjonijiet u eċċezzjonijiet tidher fit-Tabella 3-1 hawn taħt.

Tabella 3-1 Tabella tal-vettur ta' eċċezzjoni u interruzzjoni

Numru	Prijorità	Tip	Isem	Deskrizzjoni
0	–	–	–	–
1	–	–	–	–
2	-5	Fiss	NMI	Interruzzjoni mhux maskrabbli
3	-4	Fiss	EĊĊ	Interruzzjoni ta' eċċezzjoni
4	–	–	–	–
5	-3	Fiss	ECALL-M	Interruzzjoni callback tal-modalità tal-magna
6-7	–	–	–	–
8	-2	Fiss	ECALL-U	Interruzzjoni callback tal-mod tal-utent
9	-1	Fiss	BREAKPOINT	Breakpoint interruzzjoni callback
10-11	–	–	–	–
12	0	Programmabbli	SysTick	Interruzzjoni tat-tajmer tas-sistema
13	–	–	–	–
14	1	Programmabbli	SWI	Interruzzjoni tas-softwer
15	–	–	–	–
16-255	2-241	Programmabbli	Interruzzjoni Esterna	Interruzzjoni esterna 16-255

Nota: ECALL-M, ECALL-U, u BREAKPOINT huma kollha tipi differenti ta' eċċezzjoni EXC, li huma indipendenti f'V3B/C għal faċilità ta' użu, u t-3 indirizzi tad-dħul ta' hawn fuq huma kondiviżi ma' EXC f'V3A.

Sett ta' Reġistru PFIC

Tabella 3-2 Reġistri PFIC

Isem	Indirizz ta' aċċess	Aċċess	Deskrizzjoni	Irrisettja l-valur
PFIC_ISRx	0xE000E000 -0xE000E01C	RO	Interrupt enable status register x	0x00000000
PFIC_IPRx	0xE000E020 -0xE000E03C	RO	Tinterrompi r-reġistru tal-istatus pendenti x	0x00000000

PFIC_ITHRESDR	0xE000E040	RW	Interruzzjoni tar-reġistru tal-konfigurazzjoni tal-limitu ta' prijorità	0x00000000
PFIC_VTFBADDRR	0xE000E044	RW	Reġistru tal-indirizz bażi VTF Nota: Valida biss għal V3A	0x00000000
PFIC_CFGR	0xE000E048	RW	Interrompi r-reġistru tal-konfigurazzjoni Nota: Valida biss għal V3A	0x00000000
PFIC_GISR	0xE000E04C	RO	Tinterrompi reġistru tal-istatus globali	0x00000002
PFIC_VTFIDR	0xE000E050	RW	Reġistru tal-konfigurazzjoni tal-ID tal-interruzzjoni VTF Nota: Valida biss għal V3B/C.	0x00000000
PFIC_VTFADDRRx	0xE000E060 -0xE000E06C	RW	VTF x offset address register	0xXXXXXXXXX
PFIC_IENRx	0xE000E100 -0xE000E11C	WO	Interrupt enable setting register x	0x00000000
PFIC_IRERx	0xE000E180 -0xE000E19C	WO	Interruzzjoni tippermetti ċara reġistru x	0x00000000
PFIC_IPSRx	0xE000E200 -0xE000E21C	WO	Tinterrompi r-reġistru tal-issettjar pendenti x	0x00000000
PFIC_IPRRx	0xE000E280 -0xE000E29C	WO	Interruzzjoni pendenti reġistru ċar x	0x00000000
PFIC_IACTRx	0xE000E300 -0xE000E31C	RO	Interruzzjoni tar-reġistru tal-istatus tal-attivazzjoni x	0x00000000
PFIC_IPRIORx	0xE000E400 -0xE000E43C	RW	Tinterrompi r-reġistru tal-konfigurazzjoni ta' prijorità	0x00000000
PFIC_SCTLR	0xE000ED10	RW	Reġistru tal-kontroll tas-sistema	0x00000000

Nota:

NMI, EXC, ECALL-M, ECALL-U, u BREAKPOINT huma dejjem attivati b'mod awtomatiku.
ECALL-M, ECALL-U, u BREAKPOINT huma każ ta' EXC.
NMI, EXC, ECALL-M, ECALL-U, u BREAKPOINT jappoġġjaw tinterrompi pendenti operazzjoni ċara u ta 'settjar, iżda mhux tinterrompi jippermettu operazzjoni ċara u ta' twaqqif.

Kull reġistru huwa deskritt kif ġej:

Tinterrompi l-istatus tal-abilitazzjoni u tinterrompi r-reġistri tal-istatus pendenti (PFIC_ISR<0-7>/PFIC_IPR<0-7>)

Isem	Indirizz ta' aċċess	Aċċess	Deskrizzjoni	Irrisettja l-valur
PFIC_ISR0	0xE000E000	RO	Interruzzjoni 0-31 tippermetti reġistru tal-istatus, total ta '32 bit tal-istatus [n], li jindika #n interruzzjoni tippermetti status Nota: NMI u EXC huma attivati awtomatikament	Għal V3A: 0x0000000C Għal V3B/C: 0x0000032C
PFIC_ISR1	0xE000E004	RO	Interruzzjoni 32-63 enable status register, total ta '32 status bit	0x00000000
...	...	...	...	...
PFIC_ISR7	0xE000E01C	RO	Interruzzjoni 224-255 enable status register, total ta 'status bit 32	0x00000000
PFIC_IPR0	0xE000E020	RO	Interruzzjoni 0-31 pendenti status	0x00000000

			reġistru, total ta' 32 status bit [n], li jindika l-istatus pendenti ta' interrupt #n
PFIC_IPR1	0xE000E024	RO	Interrompi 32-63 reġistri tal-istatus pendenti, 32 bit tal-istatus b'kollox	0x00000000
...	...	...	...	...
PFIC_IPR7	0xE000E03C	RO	Interrompi 244-255 reġistru tal-istatus pendenti, 32 bit tal-istatus b'kollox	0x00000000

Jintużaw żewġ settijiet ta' reġistri biex jattivaw u jiddeċiedu l-interruzzjonijiet korrispondenti.

Tinterrompi l-issettjar tal-abilitazzjoni u ċara r-reġistri (PFIC_IENR<0-7>/PFIC_IRER<0-7>)3

Isem	Indirizz ta' aċċess	Aċċess	Deskrizzjoni	Irrisettja l-valur
PFIC_IENR0	0xE000E100	WO	Interrupt 0-31 tippermetti l-issettjar tar-reġistru, total ta’ 32 setting bit [n], għall-interrupt #n enable setting *Nota:* NMI u EĊĊ huma ppermettiet awtomatikament	0x00000000
PFIC_IENR1	0xE000E104	WO	Interrompi 32-63 biex tippermetti r-reġistru tal-issettjar, total ta '32 bit tal-issettjar	0x00000000
...	...	...	...	...
PFIC_IENR7	0xE000E11C	WO	Interruzzjoni 224-255 enable setting reġistru, total ta '32 bit ta' twaqqif	0x00000000
–	–	–	–	–
PFIC_IRER0	0xE000E180	WO	Interruzzjonijiet 0-31 jippermettu reġistru ċar, total ta' 32 bit ċar [n], għall-interruzzjoni #n jippermettu ċarezza Nota: NMI u EXC ma jistgħux ikunu operati	0x00000000
PFIC_IRER1	0xE000E184	WO	Interruzzjoni 32-63 tippermetti reġistru ċar, total ta '32 bit ċar	0x00000000
...	...	...	...	...
PFIC_IRER7	0xE000E19C	WO	Interruzzjoni 244-255 tippermetti reġistru ċar, total ta '32 bit ċar	0x00000000

Jintużaw żewġ settijiet ta' reġistri biex jattivaw u jiddeċiedu l-interruzzjonijiet korrispondenti.

Tinterrompi l-issettjar pendenti u ċara reġistri (PFIC_IPSR<0-7>/PFIC_IPRR<0-7>)

Isem	Indirizz ta' aċċess	Aċċess	Deskrizzjoni	Irrisettja l-valur
PFIC_IPSR0	0xE000E200	WO	Interruzzjoni 0-31 pendenti reġistru tal-issettjar, 32 l-issettjar tal-bits [n], għall-interruzzjoni #n fl-issettjar pendenti	0x00000000
PFIC_IPSR1	0xE000E204	WO	Interrompi 32-63 pendenti reġistru tas-setup, totali 32 setup bit	0x00000000
...	...	...	...	...

PFIC_IPSR7	0xE000E21C	WO	Interruzzjoni 224-255 pendenti setting reġistru, 32 setting bit b'kollox	0x00000000
–	–	–	–	–
PFIC_IPRR0	0xE000E280	WO	Interruzzjoni 0-31 pendenti reġistru ċar, total ta' 32 bit ċar [n], għall-interruzzjoni #n pendenti ċari	0x00000000
PFIC_IPRR1	0xE000E284	WO	Interruzzjoni 32-63 sakemm reġistru ċar, totali 32 bit ċar	0x00000000
...	...	...	...	...
PFIC_IPRR7	0xE000E29C	WO	Interruzzjoni 244-255 sakemm reġistru ċar, totali 32 bit ċar	0x00000000

Meta l-mikroproċessur jippermetti interruzzjoni, jista 'jiġi ssettjat direttament permezz tar-reġistru pendenti ta' interruzzjoni biex iqajjem l-interruzzjoni. Uża r-reġistru ċar ta' interruzzjoni pendenti biex tneħħi l-grillu pendenti.

Reġistru tal-istatus tal-attivazzjoni tal-interruzzjoni (PFIC_IACTR<0-7>)

Isem	Indirizz ta' aċċess	Aċċess	Deskrizzjoni	Irrisettja l-valur
PFIC_IACTR0	0xE000E300	RO	Interrupt 0-31 jattiva r-reġistru tal-istatus bi 32 stat bit [n], li jindika li l-interruzzjoni #n qed tiġi eżegwita	0x00000000
PFIC_IACTR1	0xE000E304	RO	Interrompi 32-63 reġistri tal-istatus tal-attivazzjoni, 32 bit tal-istatus totali	0x00000000
...	...	...	...	...
PFIC_IACTR7	0xE000E31C	RO	Interrompi 224-255 reġistri tal-istatus ta 'attivazzjoni, total ta' 32 bit tal-istatus	0x00000000

Kull interruzzjoni għandha bit ta 'status attiv li jiġi stabbilit meta l-interruzzjoni tiddaħħal u titneħħa mill-ħardwer meta s-suq jerġa' lura.

Interruzzjoni tar-reġistri tal-prijorità u tal-limitu ta' prijorità (PFIC_IPRIOR<0-7>/PFIC_ITHRESDR)

Isem	Indirizz ta' aċċess	Aċċess	Deskrizzjoni	Irrisettja l-valur
PFIC_IPRIOR0	0xE000E400	RW	Interrompi 0 konfigurazzjoni ta' prijorità. V3A: [7:4]: Bits tal-kontroll ta 'prijorità Jekk il-konfigurazzjoni mhix imdaħħla, l-ebda bit ta' preemption Jekk it-tbejjit huwa kkonfigurat, bit7 huwa l-bit preempted. [3:0]: Riżervat, iffissat għal 0 V3B: [7:6]: Bits ta' kontroll prijoritarju Jekk il-konfigurazzjoni ma tkunx imnaqqsa, l-ebda bits preemptive konfigurati mnaqqsa, il-bits kollha huma preempted, iżda sa żewġ livelli ta' interruzzjonijiet jitħallew iseħħu [5:0]: Riservat, iffissat għal 0 V3C: [7:5]: Bits ta 'kontroll ta' prijorità Jekk il-konfigurazzjoni ma tkunx imnaqqsa, l-ebda bits preventivi Jekk ikkonfigurat nested, il-bits kollha huma preempted, iżda sa żewġ livelli ta 'interruzzjonijiet jitħallew iseħħu [4:0]: Riservat, iffissat għal 0 Nota: Iktar ma jkun żgħir il-valur ta' prijorità, iktar tkun għolja l-prijorità. Jekk l-istess interruzzjoni ta 'prijorità ta' preemption hang fl-istess ħin, l-interruzzjoni bi prijorità ogħla tiġi esegwita l-ewwel.	0x00

PFIC_IPRIOR1	0xE000E401	RW	Tinterrompi l-issettjar ta' prijorità 1, l-istess funzjoni bħal PFIC_IPRIOR0	0x00
PFIC_IPRIOR2	0xE000E402	RW	Tinterrompi l-issettjar ta' prijorità 2, l-istess funzjoni bħal PFIC_IPRIOR0
...	...	...	...	...
PFIC_IPRIOR254	0xE000E4FE	RW	Interrompi l-issettjar tal-prijorità 254, l-istess funzjoni bħal PFIC_IPRIOR0	0x00
PFIC_IPRIOR255	0xE000E4FF	RW	Tinterrompi l-issettjar ta' prijorità 255, l-istess funzjoni bħal PFIC_IPRIOR0	0x00
–	–	–	–	–
PFIC_ITHRESDR	0xE000E040	RW	Tinterrompi l-issettjar tal-limitu ta' prijorità V3A: [31:8]: Riżervat, iffissat għal 0 [7:4]: Limitu ta' prijorità [3:0]: Riżervat, iffissat għal 0 V3B: [31:8]: Riżervat, iffissat għal 0 [7:5]: Limitu ta' prijorità [4:0]: Riżervat, iffissat għal 0 V3C: [31:8]: Riżervat, iffissat għal 0 [7:5]: Limitu ta' prijorità [4:0]: Riżervat, iffissat għal 0 Nota: Għal interruzzjonijiet b'valur ta 'prijorità ≥ limitu, il-funzjoni tas-servizz ta' interruzzjoni ma tiġix eżegwita meta jseħħ hang, u meta dan ir-reġistru jkun 0, dan ifisser li r-reġistru tal-limitu huwa invalidu.	0x00

Reġistru tal-konfigurazzjoni tal-interruzzjoni (PFIC_CFGR)

Isem	Indirizz ta' aċċess	Aċċess	Deskrizzjoni	Irrisettja l-valur
PFIC_CFGR	0xE000E048	RW	Interrompi r-reġistru tal-konfigurazzjoni	0x00000000

Dan ir-reġistru huwa validu biss għal V3A, il-bits tiegħu huma definiti bħala:

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-valur
[31:16]	KEYKODIĊI	WO	Li jikkorrispondu għal bits ta 'kontroll fil-mira differenti, id-dejta ta' identifikazzjoni tal-aċċess għas-sigurtà korrispondenti jeħtieġ li tinkiteb simultanjament sabiex tiġi modifikata, u d-dejta tal-qari hija ffissata għal 0. KEY1 = 0xFA05； KEY2 = 0xBCAF； KEY3 = 0xBEEF。	0
[15:8]	Riżervat	RO	Riżervat	0
7	SYSRESET	WO	Reset tas-sistema (kitba simultanja għal KEY3). Auto clear 0. Il-kitba 1 hija valida, il-kitba 0 hija invalida. Nota: L-istess funzjoni bħall-bit SYSRESET tar-reġistru PFIC_SCTLR.	0
6	PFICRESET	WO	reset modulu PFIC. Auto clear 0. Il-kitba 1 hija valida, il-kitba 0 hija invalida.	0
5	ESPRESS	WO	Interruzzjoni ta' eċċezzjoni pendenti ċara (kitba simultanja lil KEY2) Il-kitba 1 hija valida, il-kitba 0 hija invalida.	0
4	EXCSET	WO	Issettjar pendenti ta' interruzzjoni ta' eċċezzjoni (kitba simultanja fuq KEY2) Il-kitba 1 hija valida, il-kitba 0 hija invalida.	0
3	NMIRESET	WO	Interruzzjoni NMI pendenti ċara (kitba simultanja lil KEY2) Il-kitba 1 hija valida, il-kitba 0 hija invalida.	0
2	NMISET	WO	Issettjar pendenti ta' interruzzjoni NMI (kitba simultanja fuq KEY2) Il-kitba 1 hija valida, il-kitba 0 hija invalida.	0
1	NESTCTRL	RW	L-interruzzjoni tat-tbejjit tippermetti l-kontroll. 1: mitfi; 0: mixgħula (kitba sinkronika ma' KEY1)	0
0	HWSTKCTRL	RW	HPE jippermetti l-kontroll 1: mitfi; 0: mixgħula (kitba sinkronika ma' KEY1)	0

Interrompi r-reġistru tal-istatus globali (PFIC_GISR)

Isem	Indirizz ta' aċċess	Aċċess	Deskrizzjoni	Irrisettja l-valur
PFIC_GISR	0xE000E04C	RO	Tinterrompi reġistru tal-istatus globali	0x00000000

Folks tagħha huma definiti bħala

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-valur
[31:14]	Riżervat	RO	Riżervat	0
13	LOCKSTA	RO	Jekk il-proċessur huwiex bħalissa fi stat imsakkar: 1: Stat imsakkar; 0: Stat mhux imsakkar. Nota: Dan il-bit huwa validu biss għall-V3B/C.	0
12	DBGMODE	RO	Jekk il-proċessur huwiex bħalissa fl-istat tad-debug: 1: L-istat tad-debug; 0: Stat mhux debug. Nota: Dan il-bit huwa validu biss għall-V3B/C.	0
11	GLOBLIJA	RO	Attiva l-interruzzjoni globali: 1: Ippermetti l-interruzzjoni; 0: Itfi interruzzjoni. Nota: Dan il-bit huwa validu biss għall-V3B/C.
10	Riżervat	RO	Riżervat	0
9	GPENDSTA	RO	Jekk interruzzjoni hijiex pendenti bħalissa. 1: Iva; 0: Le.	0
8	GACTSTA	RO	Jekk interruzzjoni hijiex qed tiġi eżegwita bħalissa. 1: Iva; 0: Le.	0
[7:0]	NESTSTA	RO	L-istatus attwali tat-tbejjit tal-interruzzjoni. 0x03: fil-livell 2 interruzzjoni. 0x01: fil-livell 1 interruzzjoni. 0x00: ma jseħħu l-ebda interruzzjoni. Oħrajn: Sitwazzjoni impossibbli.	0

Reġistri tal-indirizz bażi tal-ID tal-VTF u tal-indirizz offset (PFIC_VTFBADDRR/PFIC_VTFADDRR<0-3>)

Isem	Indirizz ta' aċċess	Aċċess	Deskrizzjoni	Irrisettja l-valur
PFIC_VTFBADDRR	0xE000E044	RW	[31:28]: Għoli 4 bits tal-indirizz fil-mira tal-VTF [27:0]: Riżervat Dan ir-reġistru huwa validu biss għal V3A.	0x00000000
PFIC_VTFIDR	0xE000E050	RW	[31:24]: Numru ta' VTF 3 [23:16]: Numru ta' VTF 2 [15:8]: Numru ta' VTF 1 [7:0]: Numru ta' VTF 0 Dan ir-reġistru huwa validu biss għal V3B/C.	0x00000000
–	–	–	–	–

PFIC_VTFADDRR0

0xE000E060

V3A: [31:24]: Numru ta' interruzzjoni VTF 0 [23:0]: l-24 bit baxx tal-indirizz tal-mira VTF, li minnhom l-20 bit baxx huma kkonfigurati biex ikunu validi, u [23:20] huwa ffissat għal 0 .

V3B/C:

[31:1]: Indirizz VTF 0, 2-byte allinjat [0]:

1: Ippermetti kanal VTF 0

0: Itfi

Għal V3A: 0x00000000

Għal V3B/C: 0xXXXXXXXXX

PFIC_VTFADDRR1

0xE000E064

V3A: [31:24]: Numru ta' interruzzjoni VTF 1 [23:0]: L-24 bit baxx tal-indirizz tal-mira tal-VTF, li minnhom l-20 bit baxx huma kkonfigurati biex ikunu validi u [23:20] huwa ffissat għal 0.

V3B/C:

[31:1]: Indirizz VTF 1, 2-byte allinjat [0]:

1: Ippermetti kanal VTF 1

0: Itfi

Għal V3A: 0x00000000

Għal V3B/C: 0xXXXXXXXXX

PFIC_VTFADDRR2

0xE000E068

V3A: [31:24]: Numru ta' interruzzjoni VTF 2 [23:0]: l-24 bit baxx tal-indirizz tal-mira VTF, li minnhom l-20 bit baxx huma kkonfigurati biex ikunu validi, u [23:20] huwa ffissat għal 0 .

V3B/C:

[31:1]: Indirizz VTF 2, 2-byte allinjat [0]:

1: Ippermetti kanal VTF 2

0: Itfi

Għal V3A: 0x00000000

Għal V3B/C: 0xXXXXXXXXX

PFIC_VTFADDRR3

0xE000E06C

V3A:

Għal V3A:

[31:24]: Numru ta' interruzzjoni VTF 3 [23:0]: l-24 bit baxx tal-indirizz tal-mira VTF, li minnhom l-20 bit baxx huma kkonfigurati biex ikunu validi, u [23:20] huwa ffissat għal 0.

V3B/C:

[31:1]: Indirizz VTF 3, 2-byte allinjat [0]:

1: Ippermetti kanal VTF 3

0: Itfi

0x00000000

Għal V3B/C: 0xXXXXXXXXX

Reġistru tal-kontroll tas-sistema (PFIC_SCTLR)

Isem	Indirizz ta' aċċess	Aċċess	Deskrizzjoni	Irrisettja l-valur
PFIC_SCTLR	0xE000ED10	RW	Reġistru tal-kontroll tas-sistema	0x00000000

Kull wieħed minnhom huwa definit kif ġej.

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-valur
31	SYSRESET	WO	Reset tas-sistema, awto clear 0. Ikteb 1 hija valida, u ikteb 0 hija invalida. Nota: Dan il-bit huwa validu biss għal V3B/C	0
[30:6]	Riżervat	RO	Riżervat	0
5	SETEVENT	WO	Issettja l-avveniment biex tqajjem il-każ WFE.	0
4	SEVONPEND	RW	Meta sseħħ avveniment jew tinterrompi stat pendenti, is-sistema tista 'titqajjem wara l-istruzzjoni WFE, jew jekk l-istruzzjoni WFE ma tiġix eżegwita, is-sistema titqajjem immedjatament wara l-eżekuzzjoni li jmiss tal-istruzzjoni. 1: L-avvenimenti attivati u l-interruzzjonijiet kollha (Inklużi l-interruzzjonijiet mhux attivati) jistgħu jqumu s-sistema. 0: Avvenimenti attivati u attivati biss l-interruzzjonijiet jistgħu jqajmu s-sistema.	0
3	WFITOWFE	RW	Teżegwixxi l-kmand WFI bħallikieku kien WFE. 1: Ittratta l-istruzzjoni WFI sussegwenti bħala istruzzjoni WFE. 0: L-ebda effett.	0
2	SLEEPDEEP	RW	Mod ta 'enerġija baxxa tas-sistema ta' kontroll.	0

1: irqad fil-fond 0: irqad

SLEEPONEXI T

L-istatus tas-sistema wara l-kontroll iħalli l-programm ta 'servizz ta' interruzzjoni.

1: Is-sistema tidħol fil-modalità ta 'enerġija baxxa.

0: Is-sistema tidħol fil-programm prinċipali.

Riżervat

Reġistri tas-CSR relatati mal-interruzzjonijiet

Barra minn hekk, ir-reġistri tas-CSR li ġejjin għandhom ukoll impatt sinifikanti fuq l-ipproċessar tal-interruzzjonijiet. Interruzzjoni tar-reġistru tal-kontroll tas-sistema (intsyscr)

Dan ir-reġistru mhuwiex validu għal V3A biss:

Isem	CSR Indirizz	Aċċess	Deskrizzjoni	Irrisettja l-valur
intsyscr	0x804	URW	Interruzzjoni tar-reġistru tal-kontroll tas-sistema	0x0000E002

In-nies tagħha huma definiti bħala:

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-valur
31	LOCK	URO	0: Dan ir-reġistru jista 'jinqara u jinkiteb fil-mod tal-utent; 1: Dan ir-reġistru jista 'jinqara u jinkiteb biss fil-modalità tal-magna. Nota: Dan il-bit tal-konfigurazzjoni huwa validu minn verżjoni 1.0 'il quddiem.	0
[30:6]	Riżervat	URO	Riżervat	0x380
5	GIHWSTKNEN	URW1	L-interruzzjoni globali u l-għeluq tal-munzell tal-hardware huma attivati. Nota: Dan il-bit spiss jintuża f'sistemi operattivi f'ħin reali. Meta l-kuntest jinbidel waqt interruzzjoni, l-issettjar ta 'dan il-bit jista' jitfi l-interruzzjoni globali u timbotta l-munzell tal-ħardwer. Meta l-iswiċċ tal-kuntest jitlesta u l-interruzzjoni terġa 'lura, il-ħardwer se awtomatikament ċar dan il-bit.	0
4	Riżervat	URO	Riżervat	0
[3:2]	PMTCFG	URW	Konfigurazzjoni ta' bits ta' preemption prijoritarji: 00: In-numru ta 'bits ta' preemption huwa 0; 01: In-numru ta 'bits ta' preemption huwa 1; 10: In-numru ta 'bits ta' preemption huwa 2; 11: In-numru ta 'bits ta' preemption huwa 3; Nota: Dan il-bit tal-konfigurazzjoni huwa validu wara 1.0.	0
1	ISMA’	URW	Il-funzjoni tal-bejta tal-interruzzjoni hija attivata, u l-valur fiss huwa 1:	1

0: Itfi;

1: Ippermettiet.

Nota: 1. Il-livell attwali tat-tbejjit huwa kkontrollat minn NEST_LVL f'CSR 0xBC1;

2. Verżjonijiet biss wara 1.0 jistgħu jkunu

bil-miktub.

HWSTKEN

URW

Jippermettu l-munzell tal-ħardwer:

0: Il-funzjoni tal-ippressar tal-munzell tal-hardware hija diżattivata;

1: Il-funzjoni tal-ippressar tal-munzell tal-hardware hija attivata.

Reġistru tal-indirizz bażi tal-eċċezzjoni tal-modalità tal-magna (mtvec)

Isem	CSR Indirizz	Aċċess	Deskrizzjoni	Irrisettja l-valur
mtvec	0x305	MRW	Reġistru tal-indirizz bażi tal-eċċezzjoni	0x00000000

Folks tagħha huma definiti bħala

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-valur
[31:2]	BASEADDR[31:2]	MRW	Interromp l-indirizz tal-bażi tat-tabella tal-vettur, fejn bits [9:2] huma ffissati għal 0.	0
1	MODE1	MRO	Modalità ta 'rikonoxximent tal-mejda tal-vettur ta' interruzzjoni: 0: Identifika bl-istruzzjoni tal-qabża, b'ambitu limitat, u tappoġġja l-istruzzjoni mhux tal-qabża; 1: Identifika bl-indirizz assolut, appoġġ firxa sħiħa, iżda trid tiżdied. Nota: Dan il-bit huwa validu biss għal V3B/C.	0
0	MODE0	MRW	Għażla tal-mod tal-indirizz tad-dħul ta' interruzzjoni jew eċċezzjoni. 0: Użu tal-indirizz tad-dħul uniformi. 1: Indirizz offset ibbażat fuq in-numru ta 'interruzzjoni *4.	0

Għal MCUs b'mikroproċessuri tas-serje V3, MODE0 huwa kkonfigurat biex ikun 1 awtomatikament fl-istartjar file, u l-entrati għal eċċezzjonijiet jew interruzzjonijiet huma kkumpensati skont in-numru tal-interruzzjoni *4. Innota li l-mikroproċessur V3A jaħżen istruzzjoni tal-qabża fuq il-mejda tal-vettur, filwaqt li l-mikroproċessur V3B/C jista 'jew istruzzjoni tal-qabża jew juża l-indirizz assolut tal-funzjoni tal-interruzzjoni, li hija kkonfigurata bħala indirizz assolut fl-istartjar default. file.

Reġistru tal-konfigurazzjoni tal-mikroproċessur (korretur)

Dan ir-reġistru mhuwiex validu għal V3A:

Isem	CSR Indirizz	Aċċess	Deskrizzjoni	Irrisettja l-valur
corecfgr	0xBC0	MRW	Reġistru tal-konfigurazzjoni tal-mikroproċessur	0x00000001

Folks tagħha huma definiti bħala

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-valur
[31:8]	Riżervat	MRO	Riżervat	0

7	CSTA_FAULT_IE	MRW	Attiva l-interruzzjoni tal-iżball tal-istatus tal-qalba: 0: Fuq żball fl-istatus, l-ebda interruzzjoni NMI ma tiġi ġġenerata; 1: Fuq żball fl-istatus, interruzzjoni NMI hija iġġenerat.	0
6	Riżervat	MRO	Żommha 0.	0
5	IE_REMAP_EN	MRW	L-immappjar tar-reġistru MIE jippermetti: 0: L-indirizz CSR 0x800 huwa reġistru li jinqara biss u l-valur tar-ritorn huwa l-valur ta 'STATUS; 1: Bits 3 u 7 tal-indirizz CSR 0x800 huma mmappjati għal bit MIE tar-reġistru STATUS u bit MPIE tar-reġistru STATUS, rispettivament.	0
4	Riżervat	MRO	Riżervat	0
3	ROM_LOOP_ACC	MRW	L-aċċelerazzjoni tal-linja tal-istruzzjoni taż-żona ROM tippermetti: 0: Itfi l-funzjoni ta 'aċċelerazzjoni ċiklika fiż-żona ROM; 1: Istruzzjonijiet kontinwi b'korp loop fi ħdan 128 bytes se jiġu aċċellerati bis-sħiħ, filwaqt li dawk b'korp loop fi ħdan 256 bytes se jiġu parzjalment aċċellerati;	0
2	ROM_JUMP_ACC	MRW	Aċċelerazzjoni tal-qabża tal-istruzzjoni taż-żona ROM attivata: 0: Iddiżattiva l-aċċelerazzjoni tal-qabża tal-istruzzjoni taż-żona ROM; 1: Ippermetti l-aċċelerazzjoni tal-qabża tal-istruzzjoni fiż-żona ROM.	0
[1:0]	FETCH_MODE	MRW	Mod tal-ġbir: 00: Prefetch huwa mitfi. Il-funzjoni tal-prefetch tal-istruzzjoni hija mitfija biex tevita operazzjonijiet ta 'ġbir ta' struzzjonijiet invalidi, u hemm l-aktar istruzzjoni valida waħda fuq il-pipeline tas-CPU. Dan il-mudell għandu l-inqas konsum ta 'enerġija, u l-prestazzjoni tiegħu tinżel b'madwar 2 ~ 3 darbiet. 01: Modalità Prefetch 1. Meta l-funzjoni tal-prefetch tal-istruzzjoni tkun mixgħula, is-CPU se jkompli jaċċessa l-memorja tal-istruzzjoni sakemm in-numru ta 'struzzjonijiet li għandhom jiġu esegwiti fil-buffer tal-istruzzjoni interna jaqbeż ċertu numru, jew il-buffer tal-istruzzjoni jkun mimli, u il-ġbir tal-istruzzjoni se jiġi sospiż; (Nuqqas ta 'tbassir tas-CPU se jwassal għal operazzjoni ta' fetch żejda, u f'xi każijiet, l-unità ta 'eżekuzzjoni se tintroduċi 0 ~ 2 ċikli ta' bżieżaq, u l-prestazzjoni tal-biċċa l-kbira tal-programmi mhux se tonqos ovvjament); 10: Riżervat; 11: Prefetch Mode 2. Meta l-funzjoni tal-prefetch tal-istruzzjoni tkun mixgħula, is-CPU se jkompli jaċċessa l-memorja tal-istruzzjoni, u jekk il-buffer tal-istruzzjoni jkun mimli, is-CPU se jkompli jipprova mill-ġdid l-indirizz. Din il-modalità għandha l-ogħla prestazzjoni u konsum tal-enerġija. Il-falliment tat-tbassir tas-CPU u l-prova mill-ġdid se jintroduċu operazzjonijiet ta' fetch żejda u jistgħu jkomplu jokkupaw bandwidth tal-memorja. (Għaż-żona ROM, ipprova mill-ġdid ifisser aċċess għall-indirizz discontinu, għalhekk huwa rakkomandat li tixgħel ROM_ACC_EN).	0x1

Tinterrompi r-reġistru tal-kontroll imniżżel (inestcr)

Dan ir-reġistru huwa invalidu biss għal V3A:

Isem	CSR Indirizz	Aċċess	Deskrizzjoni	Irrisettja l-valur
investitur	0xBC1	MRW	Tinterrompi r-reġistru tal-kontroll nested	0x00000000

Folks tagħha huma definiti bħala

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-valur
31	Riżervat	MRO	Riżervat	0
30	NEST_OV	MRW	Interromp/eċċezzjoni nested overflow flag bit, ikteb 1 biex tneħħi: 0: Interruzzjoni ma overflow; 1: Interrompi bandiera ta 'overflow. Nota: L-overflow tal-interruzzjoni se jseħħ biss meta tiġi eżegwita l-funzjoni tas-servizz tal-interruzzjoni sekondarja biex tiġġenera eċċezzjoni tal-istruzzjoni jew interruzzjoni tal-NMI. F'dan iż-żmien, l-eċċezzjoni u l-interruzzjoni NMI jidħlu b'mod normali, iżda l-munzell tas-CPU ifur, u għalhekk ma tistax toħroġ minn din l-eċċezzjoni u interruzzjoni NMI.	0
[29:12]	Riżervat	MRO	Riżervat	0
[11:8]	NEST_STA	MRO	Bit tal-bandiera tal-istatus imniżżel: 0000: L-ebda interruzzjoni; 0001: Livell 1 interruzzjoni; 0011: interruzzjoni ta' livell 2 (nesting ta' livell 1);	0

0111: Livell 3 interruzzjoni (overflow);

1111: Livell 4 interruzzjoni (overflow).

[7:2]

Riżervat

MRO

Riżervat

[1:0]

NEST_LVL

MRW

Livell tat-tbejjit:

00: It-tbejjit huwa pprojbit u l-funzjoni tat-tbejjit hija mitfija;

01: Nesting tal-ewwel livell, li jixgħel il-funzjoni tat-tbejtu;

Oħrajn: Invalidi.

Nota: Ikteb 10 jew 11 f'dan il-qasam, u l-qasam ikun issettjat għal 01. Meta tikteb 11 f'dan il-qasam, aqra dan ir-reġistru biex tikseb l-ogħla livell ta 'bejta taċ-ċippa.

Reġistru tal-abilitazzjoni tal-interruzzjoni globali tal-mod tal-utent (intern)

Dan ir-reġistru huwa invalidu biss għal V3A:

Isem	CSR Indirizz	Aċċess	Deskrizzjoni	Irrisettja l-valur
gintenr	0x800	URW	Reġistru tal-abilitazzjoni tal-interruzzjoni globali	0x00000000

Dan ir-reġistru jintuża biex jikkontrolla l-abilitazzjoni u l-maskra tal-interruzzjoni globali. L-enable u l-maskra ta 'interruzzjoni globali fil-modalità tal-magna jistgħu jiġu kkontrollati mill-bits MIE u MPIE fl-istatus, iżda dan ir-reġistru ma jistax jitħaddem fil-modalità tal-utent.
L-interruzzjoni globali enable register gintenr hija l-immappjar ta 'MIE u MPIE f'mstatus, u tista' tintuża biex tissettja u tikklerja MIE u MPIE billi topera gintenr fil-mod tal-utent.

Kull wieħed minnhom huwa definit bħala:

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-valur
[31:13]	Riżervat	URO	Riżervat	0
[12:11]	MPP	URO	Daħħal il-mod privileġġjat qabel l-interruzzjoni.	0
[10:8]	Riżervat	URO	Riżervat	0
7	MPIE	URW	Meta 0xBC0(CSR)bit5 huwa attivat, dan il-bit jistgħu jinqraw u jinkitbu fil-modalità utent.	0
[6:4]	Riżervat	URO	Riżervat	0
3	MIE	URW	Meta 0xBC0(CSR)bit5 huwa attivat, dan il-bit jistgħu jinqraw u jinkitbu fil-modalità utent.	0
[1:0]	Riżervat	URO	Riżervat	0

Tinterrompi t-tbejjit

Flimkien mar-reġistru tal-interruzzjoni, tal-konfigurazzjoni PFIC_CFGR u r-reġistru tal-prijorità tal-interruzzjoni PFIC_IPRIOR, jista' jitħalla jseħħ nesting ta' interruzzjonijiet. Ippermetti t-tbejjit fir-reġistru tal-konfigurazzjoni tal-interruzzjoni (Il-bejta hija mixgħula awtomatikament għall-mikroproċessuri tas-serje V3) u kkonfigura l-prijorità tal-interruzzjoni korrispondenti. Iktar ma jkun żgħir il-valur tal-prijorità, iktar tkun għolja l-prijorità. Iktar ma jkun żgħir il-valur tal-bit ta 'preemption, iktar tkun għolja l-prijorità ta' preemption. Jekk ikun hemm interruzzjonijiet imdendlin fl-istess ħin taħt l-istess prijorità ta 'preemption, il-mikroproċessur jirrispondi għall-interruzzjoni bil-valur ta' prijorità aktar baxxa (prijorità ogħla) l-ewwel.

Prologu/Epilogu tal-Hardware (HPE)

Meta sseħħ eċċezzjoni jew interruzzjoni, il-mikroproċessur iwaqqaf il-fluss tal-programm kurrenti u jbiddel għall-eżekuzzjoni tal-funzjoni tal-immaniġġjar tal-eċċezzjoni jew tal-interruzzjoni, is-sit tal-fluss tal-programm kurrenti jeħtieġ li jiġi ffrankat. Wara l-eċċezzjoni jew l-interruzzjoni jirritorna, huwa meħtieġ li s-sit jiġi restawrat u titkompla l-eżekuzzjoni tal-fluss tal-programm imwaqqaf. Għall-mikroproċessuri tas-serje V3, is-“sit” hawn jirreferi għar-reġistri kollha ta' Caller Saved fit-Tabella 1-2.

Il-mikroproċessuri tas-serje V3 jappoġġjaw l-iffrankar awtomatiku ta 'ċiklu wieħed ta' ħardwer ta '16 tar-reġistri ffurmati f'forma ta' min iċempel f'żona ta 'munzell interna li mhix viżibbli għall-utent. Meta terġa 'lura eċċezzjoni jew interruzzjoni, iċ-ċiklu wieħed tal-ħardwer awtomatikament jerġa' jdaħħal id-dejta miż-żona interna tal-munzell għar-reġistri b'forma ta '16. HPE jappoġġja t-tbejjit sa 2 livelli fil-fond.
Skematika tal-munzell tal-pressjoni tal-mikroproċessur hija murija fil-figura li ġejja.

Nota:

Il-funzjonijiet ta' interruzzjoni li jużaw l-HPE jeħtieġ li jiġu kkompilati bl-użu ta' MRS jew il-katina ta' għodda pprovduta minnha u l-funzjoni ta' interruzzjoni trid tiġi ddikjarata b'__attribute__((interrupt ("WCH-Interrupt-fast"))).

Il-funzjoni ta' interruzzjoni bl-użu ta' stack push hija ddikjarata minn __attribute__((interrupt())).

Tabella tal-Vector Ħieles (VTF)

Il-Kontrollur ta' Interruzzjoni Mgħaġġla Programmabbli (PFIC) jipprovdi 4 kanali VTF, jiġifieri, aċċess dirett għad-dħul tal-funzjoni ta' interruzzjoni mingħajr ma jgħaddi mill-proċess ta' tfittxija tat-tabella tal-vettur tal-interruzzjoni.
Il-kanal VTF jista 'jiġi attivat billi tikteb in-numru ta' interruzzjoni tiegħu, l-indirizz tal-bażi tal-funzjoni ta 'servizz ta' interruzzjoni, u l-indirizz ta 'offset fir-reġistru tal-kontrollur PFIC korrispondenti waqt li tiġi kkonfigurata funzjoni ta' interruzzjoni normalment.

Il-proċess tar-rispons PFIC għal interruzzjonijiet veloċi u mingħajr tabella jidher fil-Figura 3-2 hawn taħt.

Protezzjoni tal-Memorja Fiżika PMP

Sabiex titjieb is-sigurtà tas-sistema, il-modulu tal-protezzjoni tal-memorja fiżika (PMP) huwa ddisinjat skont l-istandard tal-arkitettura RISC-V għall-mikroproċessuri tas-serje V3 tax-xgħir tal-għoljiet. Il-ġestjoni tad-drittijiet tal-aċċess ta' sa 4 reġjuni fiżiċi hija appoġġjata. Il-permessi jinkludu attributi tal-qari (R), tal-kitba (W) u tal-eżekuzzjoni (X), u t-tul taż-żona protetta jista 'jiġi ssettjat għal mill-inqas 4 bytes. Il-modulu PMP dejjem jidħol fis-seħħ fil-modalità tal-utent, iżda jista 'jieħu effett b'mod fakultattiv billi jissakkar l-attribut (L) fil-modalità tal-magna.
Jekk l-aċċess jikser il-limitu tal-permess attwali, se jikkawża interruzzjoni anormali. Il-modulu PMP jinkludi erba 'gruppi ta' reġistri ta 'konfigurazzjoni ta' 8-bit (Grupp wieħed ta '32-bit) u erba' gruppi ta 'reġistri ta' indirizzi, li kollha jeħtieġ li jiġu aċċessati fil-modalità magna permezz ta 'struzzjoni CSR.

Nota: In-numru ta 'żoni protetti appoġġjati minn PMP f'mudelli differenti ta' mikroproċessuri jista 'jkun differenti, u n-numru appoġġjat mir-reġistri pmpcfg u pmpaddr huwa wkoll differenti. Ara Tabella 1-1 għad-dettalji.

Sett ta' Reġistru PMP

Il-lista tar-reġistri CSR appoġġjati mill-modulu PMP tal-mikroproċessur V3 tidher fit-Tabella 4-1 hawn taħt.

Tabella 4-1 Sett tar-reġistru tal-modulu PMP

Isem	indirizz tas-CSR	Aċċess	Deskrizzjoni	Irrisettja l-valur
pmpcfg0	0x3A0	MRW	Reġistru tal-konfigurazzjoni PMP 0	0x00000000
pmaddr0	0x3B0	MRW	Reġistru tal-indirizz PMP 0	0xXXXXXXXXX
pmaddr1	0x3B1	MRW	Reġistru tal-indirizz PMP 1	0xXXXXXXXXX
pmaddr2	0x3B2	MRW	Reġistru tal-indirizz PMP 2	0xXXXXXXXXX
pmaddr3	0x3B3	MRW	Reġistru tal-indirizz PMP 3	0xXXXXXXXXX

pmp

pmpcfg huwa r-reġistru tal-konfigurazzjoni tal-unità PMP, u kull reġistru fih erba 'oqsma tal-ippumpjar ta' 8 bit, li jikkorrispondu għall-konfigurazzjoni ta 'erba' reġjuni, u l-ippumpjar jirrappreżenta l-valur tal-konfigurazzjoni tar-reġjun i. Il-format tiegħu jidher fit-tabella 4-2 li ġejja.

Tabella 4-2 reġistru pmpcfg0

pmpcfg jintuża biex jiġi kkonfigurat iż-żona I u d-definizzjoni tal-bit tagħha hija deskritta fit-tabella 4-3 li ġejja.

Tabella 4-3

Bit	Isem	Deskrizzjoni
7	L	L-illokkjar huwa attivat u jista 'jinfetaħ fil-modalità tal-magna. 0: Mhux imsakkar; 1: Lock ir-reġistru rilevanti.
[6:5]	–	Riżervat
[4:3]	A	L-allinjament tal-indirizz u l-għażla tal-firxa taż-żona ta 'protezzjoni. 00: OFF (PMP mitfi) 01: TOR (Protezzjoni ta' allinjament ta' fuq) 10: NA4 (Protezzjoni fissa ta' erba' byte) 11: NAPOT (2(G+2) Protezzjoni Byte, G≥1)
2	X	Attribut eżegwibbli.

		0: L-ebda permess ta 'eżekuzzjoni; 1: Teżegwixxi permess.
1	W	Attribut li jista' jinkiteb. 0: L-ebda permess tal-kitba 1: Permess tal-kitba.
0	R	Attribut li jinqara 0: L-ebda permess għall-qari 1: Permess għall-qari.

pmaddr

Ir-reġistru pmpaddr jintuża biex jiġi kkonfigurat l-indirizz taż-żona I. Id-definizzjoni standard hija taħt l-arkitettura RV32, li hija l-kodifikazzjoni tat-32 bit ta 'fuq ta' indirizz fiżiku ta '34 bit, u l-format tagħha jidher fit-tabella 4-4 li ġejja .
L-ispazju tal-indirizz fiżiku kollu tal-mikroproċessur V3 huwa 4G, għalhekk iż-żewġ bits ta 'fuq ta' dan ir-reġistru ma jintużawx.

Tabella 4-4 tal-pmaddr

Meta jintgħażel NAPOT, il-bit baxx tar-reġistru tal-indirizz jintuża wkoll biex jindika d-daqs taż-żona ta 'protezzjoni attwali, kif muri fit-tabella li ġejja, fejn 'y' hija daqsxejn tar-reġistru.
Tabella 4-5 Tabella tar-relazzjoni bejn il-konfigurazzjoni PMP u r-reġistru tal-indirizzi u ż-żona protetta.

pmaddr	pmpcfg. A	Indirizz bażi u daqs li jaqblu
ssss... ssssss	NA4	B''yy...yyyy00' bħala l-indirizz bażi, iż-żona ta' 4 byte hija protetta.
ssss... ssss0	NAPOT	B''yy...yyy000' bħala l-indirizz bażi, iż-żona ta' 8 byte hija protetta.
yyyy...yy01	NAPOT	B''yy...yy0000' bħala l-indirizz bażi, iż-żona ta' 16-il byte hija protetta.
yyyy...y011	NAPOT	B''yy...y00000' bħala l-indirizz bażi, iż-żona ta' 16-il byte hija protetta.
...	...	...
sss01…111	NAPOT	B''y0...000000' bħala l-indirizz bażi, iż-żona ta' 231 byte hija protetta.
yy011…111	NAPOT	Ipproteġi ż-żona kollha ta '232 byte.

Mekkaniżmu ta' Protezzjoni

X/W/R f'pmpcfg jintuża biex tiġi stabbilita l-awtorità tal-protezzjoni taż-żona I, u l-ksur tal-awtorità rilevanti jikkawża eċċezzjoni korrispondenti:

Meta tipprova ġġib struzzjonijiet fiż-żona PMP mingħajr awtorità ta 'eżekuzzjoni, se tikkawża eċċezzjoni ta' żball ta 'aċċess għall-istruzzjoni fetch (mcause=1).
Meta tipprova tikteb dejta fiż-żona PMP mingħajr permess bil-miktub, se tikkawża eċċezzjoni ta 'żball (mcause=7) fl-aċċess għall-istruzzjoni tal-maħżen.

Meta tipprova taqra d-dejta fiż-żona PMP mingħajr permess tal-qari, tikkawża żball anormali ta 'aċċess għall-memorja (mcause=5) għall-istruzzjoni tat-tagħbija.

A f'pmpcfg tintuża biex tissettja l-firxa tal-protezzjoni u l-allinjament tal-indirizz tar-reġjun I, u biex tipproteġi l-memorja ta 'A_ADDR ≤ reġjun < i > < B_ADDR (kemm A_ADDR kif ukoll B_ADDR huma meħtieġa li jkunu allinjati f'4 bytes):

Jekk B _ ADDR–A_ADDR = = 22, tiġi adottata l-modalità NA4;

Jekk B _ ADDR–A_ADDR = = 2(G+2), G≥1, u _indirizz huwa 2(g+2), jiġi adottat il-metodu NAPOT;
Inkella, il-mod TOP huwa adottat.

Tabella 4-6 Metodi ta' tqabbil tal-indirizz PMP

Valur	Isem	Deskrizzjoni
0b00	OFF	Ebda żona li tipproteġi
0b01	TOR	Protezzjoni ta' Żona Allinjata ta' Fuq. Taħt pmp pmpaddri = B_ADDR >> 2. Nota: Jekk iż-żona 0 tal-PMP hija kkonfigurata bħala mod TOR (i=0), il-konfini t'isfel taż-żona ta' protezzjoni hija 0 indirizz, jiġifieri 0 ≤ addr < pmpaddr0, kollha fi ħdan il-medda ta' tqabbil.
0b10	NA4	Protezzjoni taż-żona fissa ta '4 byte. pmp
0b11	NAPOT	Ipproteġi r-reġjun 2(G+2) b'G ≥ 1, meta A_ADDR ikun 2(G+2) allinjat. pmpaddri = ((A_ADDR\|(2(G+2)-1)) &~(1< >1.

Il-bit L f'pmp
Il-mikroproċessuri tas-serje QingKe V3 jappoġġjaw il-protezzjoni ta 'żoni multipli. Meta l-istess operazzjoni taqbel maż-żoni multipli fl-istess ħin, iż-żona bin-numru iżgħar titqabbel l-ewwel.

Timer tas-Sistema (SysTick)

Il-mikroproċessur tas-serje QingKe V3 huwa ddisinjat b'counter ta '32-bit jew 64-bit (SysTick) ġewwa. Is-sors ta 'l-arloġġ tiegħu huwa l-arloġġ tas-sistema jew id-diviżjoni ta' 8 frekwenza tiegħu, u V3A jappoġġja biss id-diviżjoni ta '8 frekwenza.
Jista 'jipprovdi bażi ta' ħin, ħin, u ħin ta 'kejl għal sistema operattiva f'ħin reali. Tipi differenti ta' reġistri involuti fit-tajmer għandhom indirizzi ta' mapping differenti, kif muri fit-tabelli 5-1 u 5-2 li ġejjin.

Tabella 5-1 Lista tar-reġistru V3A SysTick

Isem	Indirizz ta' aċċess	Deskrizzjoni	Irrisettja l-valur
STK_CTLR	0xE000F000	Reġistru tal-kontroll tal-kontro tas-sistema	0x00000000
STK_CNTL	0xE000F004	Reġistru baxx tal-kontro tas-sistema	0xXXXXXXXXX
STK_CNTH	0xE000F008	Reġistru għoli tal-kontro tas-sistema Nota: Valu biss għal V3A.	0xXXXXXXXXX
STK_CMPLR	0xE000F00C	Reġistru baxx tal-valur tal-paragun tal-għadd tas-sistema	0xXXXXXXXXX
STK_CMPHR	0xE000F010	Reġistru għoli tal-valur tal-paragun tal-għadd tas-sistema Nota: Valu biss għal V3A.	0xXXXXXXXXX

Tabella 5-2 Lista tar-reġistru V3 SysTick ta' mudelli oħra

Isem	Indirizz ta' aċċess	Deskrizzjoni	Irrisettja l-valur
STK_CTLR	0xE000F000	Reġistru tal-kontroll tal-kontro tas-sistema	0x00000000
STK_SR	0xE000F004	Reġistru tal-istatus tal-kontro tas-sistema	0x00000000
STK_CNTL	0xE000F008	Ir-reġistru baxx tal-counter tas-sistema	0xXXXXXXXXX
STK_CMPLR	0xE000F010	Reġistru baxx tal-valur tal-paragun tal-għadd	0xXXXXXXXXX

Kull reġistru huwa deskritt fid-dettall kif ġej.

Reġistru tal-kontroll tal-kontro tas-sistema (STK_CTLR)

Tabella 5-3 Reġistri ta' kontroll SysTick

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-valur
[31:5]	Riżervat	RO	Riżervat	0
4	MODALITÀ	RW	Mod ta 'għadd: 1: Count down; 0: Għadd. Nota: Invalidu għal V3A.	0
3	STRE	RW	Bit ta 'abilitazzjoni tal-għadd awtomatiku tat-tagħbija mill-ġdid: 1: Għal darb'oħra għadd minn 0 wara l-għadd sal-valur tal-paragun, u għadd mill-valur tal-paragun għal darb'oħra wara l-għadd sa 0; 0: Kompli għadd up/down. Nota: Invalidu għal V3A.	0
2	STCLK	RW	Bit tal-għażla tas-sors tal-Counterclock: 1: HCLK bħala bażi ta 'żmien; 0: HCLK/8 bħala bażi tal-ħin. Nota: Huwa invalidu għal V3A, li jappoġġja biss HCLK/8 bħala bażi tal-ħin.	0
1	SITE	RW	Bits tal-kontroll li jippermettu l-kontro interruzzjoni:	0

			1: Ippermetti l-interruzzjoni tal-kontro; 0: Iddiżattiva l-interruzzjoni tal-kontro. Nota: Invalidu għal V3A.
0	STE	RW	Il-counter tas-sistema jippermetti bit ta 'kontroll. 1: Ippermetti l-counter tas-sistema STK; 0: Iddiżattiva l-counter tas-sistema STK u l-counter jieqaf jgħodd.	0

Reġistru tal-istatus tal-kontro tas-sistema (STK_SR)

Dan ir-reġistru ma japplikax għal V3A.

Tabella 5-4 Reġistru baxx tal-kontro SysTick

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-valur
31	SWIE	RW	Jippermetti l-attivazzjoni tal-interruzzjoni tas-softwer (SWI): 1: Interruzzjoni tas-softwer tal-bidu; 0: Itfi l-grillu. Nota: Dan il-bit għandu jiġi kklerjat wara li ddaħħal l-interruzzjoni tas-software, inkella dejjem se trigger.	0
[30:1]	Riżervat	RO	Riżervat	0
0	CNTIF	RW	Bandiera ta' paragun tal-għadd, ikteb 0 b'mod ċar, ikteb 1 mhux validu: 1: Għadd sal-valur tal-paragun u għadd sa 0; 0: Il-valur tal-paragun ma jintlaħaqx.	0

Reġistru baxx tal-counter tas-sistema (STK_CNTL)

Tabella 5-5 Reġistru baxx tal-kontro SysTick

Bit

Isem

Aċċess

Deskrizzjoni

Irrisettja l-valur

[31:0]

CNTL

Il-valur kurrenti tal-għadd tal-counter huwa 32 bit aktar baxx. Għal V3A, dan ir-reġistru jista' jinqara bħala 8-bit /16-bit

/32-bit, iżda jista 'jinkiteb biss bħala 8-bit, u oħrajn

mudelli mhumiex limitati.

0xXXXXXX XXX

Nota: Irreġistra STK_CNTL u rreġistra STK_CNTH f'V3A flimkien jikkostitwixxu counter tas-sistema ta' 64-bit.

Reġistru għoli tal-counter tas-sistema (STK_CNTH)

Tabella 5-6 Reġistru għoli tal-kontro SysTick

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-valur
[31:0]	CNTH	RW	Il-valur tal-għadd kurrenti tal-counter huwa 32 bit ogħla. Dan ir-reġistru jista 'jinqara bi 8-bit/16-bit/32-bit, iżda jista' jinkiteb biss bi 8-bit. Nota: Valu biss għal V3A.	0xXXXXXX XXX

Nota: Irreġistra STK_CNTL u rreġistra STK_CNTH f'V3A flimkien jikkostitwixxu counter tas-sistema ta' 64-bit.

Reġistru baxx tal-valur tal-paragun tal-għadd tas-sistema (STK_CMPLR)

Tabella 5-7 Reġistru baxx tal-valur tal-paragun SysTick

Bit

Isem

Aċċess

Deskrizzjoni

Irrisettja l-valur

[31:0]

CMPL

Issettja l-valur tal-paragun tal-kontro għal 32 bit aktar baxx. Meta l-valur CMP u l-valur CNT huma ugwali, se tiġi attivata interruzzjoni STK. Għal V3A, dan ir-reġistru jista' jinqara bħala 8-bit /16-bit /32-bit, iżda jista' jkun biss

miktub bħala 8-bit, u mudelli oħra mhumiex limitati.

0xXXXXXX XXX

Nota: Ir-reġistru STK_CMPLR u r-reġistru STK_CMPHR f'V3A flimkien jikkostitwixxu l-valur ta' tqabbil tal-kontro 64-bit.

Reġistru għoli tal-valur tat-tqabbil tal-għadd tas-sistema (STK_CMPHR)

Tabella 5-8 Reġistru għoli tal-valur tat-tqabbil SysTick

Bit

Isem

Aċċess

Deskrizzjoni

Irrisettja l-valur

[31:0]

CMPH

Issettja l-valur tal-paragun tal-kontro 32 bit ogħla. L-interruzzjoni STK tiġi attivata meta l-valur CMP u l-valur CNT ikunu ugwali.

Dan ir-reġistru jista 'jinqara bi 8-bit/16-bit/32-bit, iżda jista' jinkiteb biss bi 8-bit.

Nota: Valu biss għal V3A.

0xXXXXXX XXX

Nota: Ir-reġistru STK_CMPLR u r-reġistru STK_CMPHR f'V3A flimkien jikkostitwixxu l-valur ta' tqabbil tal-kontro 64-bit.

Proċessur Settings ta 'enerġija baxxa

Il-mikroproċessuri tas-serje QingKe V3 jappoġġjaw l-istat ta 'rqad permezz ta' istruzzjoni WFI (Wait for Interrupt) biex jinkiseb konsum baxx ta 'enerġija statika.
Flimkien mar-reġistru tal-kontroll tas-sistema tal-PFIC (PFIC_SCTLR), jistgħu jiġu implimentati diversi modi Sleep u istruzzjonijiet WFE.

Daħħal Sleep

Il-mikroproċessuri tas-serje QingKe V3 jistgħu jmorru jorqdu b'żewġ modi, Wait for Interrupt (WFI) u Wait For Event (WFE). Il-metodu WFI ifisser li l-mikroproċessur imur jorqod, jistenna għal interruzzjoni biex iqum, u mbagħad iqum għall-interruzzjoni korrispondenti biex tesegwixxi. Il-metodu WFE ifisser li l-mikroproċessur imur jorqod, jistenna li jqum avveniment, u jqum biex ikompli jesegwixxi l-fluss tal-programm li kien waqaf qabel.

L-istandard RISC-V jappoġġja l-istruzzjoni WFI, u l-kmand WFI jista 'jiġi eżegwit direttament biex jidħol irqad bil-metodu WFI. Għall-metodu WFE, il-bit WFITOWFE fir-reġistru tal-kontroll tas-sistema PFIC_SCTLR jintuża biex jikkontrolla l-kmandi WFI sussegwenti bħala proċessar WFE biex jinkiseb il-metodu WFE biex tidħol fl-irqad.
Il-fond tal-irqad huwa kkontrollat skont il-bit SLEEPDEEP f'PFIC_SCTLR.
Jekk ir-SLEEPDEEP fir-reġistru PFIC_SCTLR jitneħħa għal żero, il-mikroproċessur jidħol fil-modalità Sleep u l-arloġġ tal-unità interna jitħalla jintefa ħlief għal SysTick u parti mill-loġika tal-qawmien.

Jekk SLEEPDEEP fir-reġistru PFIC_SCTLR huwa ssettjat, il-mikroproċessur jidħol fil-modalità Deep sleep u l-arloġġi taċ-ċelluli kollha jitħallew jintfew.
Meta l-mikroproċessur ikun fil-modalità Debug, mhux possibbli li tidħol f'xi tip ta 'modalità Sleep.

Sleep Wakeup

Il-mikroproċessuri tas-serje QingKe V3 jistgħu jitqajmu wara l-irqad minħabba WFI u WFE fil-modi li ġejjin.

Wara li l-metodu WFI imur jorqod, jista 'jitqajjem minn

Il-mikroproċessur jista 'jitqajjem mis-sors ta' l-interruzzjoni mwieġeb mill-kontrollur ta 'l-interruzzjoni. Wara li tqum, il-mikroproċessur jesegwixxi l-funzjoni ta 'interruzzjoni l-ewwel.
Daħħal fil-modalità Sleep, it-talba tad-debug tista 'tagħmel il-mikroproċessur iqum u jidħol irqad fil-fond, it-talba tad-debug ma tistax tqum il-mikroproċessur.

Wara li l-metodu WFE imur jorqod, il-mikroproċessur jista 'jitqajjem minn dan li ġej.

Avvenimenti interni jew esterni, meta ma jkunx hemm bżonn li jiġi kkonfigurat il-kontrollur tal-interruzzjoni, tqum u kompli tesegwixxi l-programm.
Jekk sors ta 'interruzzjoni huwa attivat, il-mikroproċessur jitqajjem meta tiġi ġġenerata interruzzjoni, u wara li tqum, il-mikroproċessur jesegwixxi l-funzjoni ta' interruzzjoni l-ewwel.

Jekk il-bit SEVONPEND f'PFIC_SCTLR huwa kkonfigurat, il-kontrollur tal-interruzzjoni ma jippermettix l-interruzzjoni, iżda meta jiġi ġġenerat sinjal pendenti ta 'interruzzjoni ġdid (is-sinjal pendenti ġġenerat qabel ma jidħolx fis-seħħ), jista' wkoll jagħmel il-mikroproċessur jinxtegħel, u l- il-bandiera pendenti ta' interruzzjoni korrispondenti trid titneħħa manwalment wara li tqum.
Daħħal it-talba tad-debug tal-mod Sleep tista 'tagħmel il-mikroproċessur jinxtegħel u jidħol irqad fil-fond, it-talba tad-debug ma tistax tqum il-mikroproċessur.

Barra minn hekk, l-istat tal-mikroproċessur wara l-qawmien jista 'jiġi kkontrollat billi jiġi kkonfigurat il-bit SLEEPONEXIT f'PFIC_SCTLR.

SLEEPONEXIT huwa ssettjat u l-istruzzjoni tar-ritorn tal-interruzzjoni tal-aħħar livell (mret) se tagħti bidu għall-mod WFI sleep.

SLEPONEXIT jitneħħa mingħajr ebda effett.

Diversi prodotti MCU mgħammra b'mikroproċessuri tas-serje V3 jistgħu jadottaw modi ta 'rqad differenti, itfi periferali u arloġġi differenti, jimplimentaw politiki differenti ta' ġestjoni tal-enerġija u metodi ta 'wake-up skond konfigurazzjonijiet differenti ta' PFIC_SCTLR, u jirrealizzaw diversi modi ta 'enerġija baxxa.

Debug Appoġġ

Il-mikroproċessuri tas-serje QingKe V3 jinkludu modulu ta 'debug tal-ħardwer li jappoġġja operazzjonijiet kumplessi ta' debugging. Meta l-mikroproċessur jiġi sospiż, il-modulu ta 'debug jista' jaċċessa l-GPRs, CSRs, Memorja, apparati esterni tal-mikroproċessur, eċċ permezz ta 'kmandi astratti, struzzjonijiet ta' skjerament tal-buffer tal-programm, eċċ. Il-modulu ta 'debug jista' jissospendi u jerġa 'jibda l-operazzjoni tal-mikroproċessur.

Il-modulu tad-debug isegwi l-ispeċifikazzjoni RISC-V External Debug Support Version0.13.2, dokumentazzjoni dettaljata tista 'titniżżel mill-RISC-V International websit.

Debug Modulu

Il-modulu ta 'debug ġewwa l-mikroproċessur, kapaċi li jwettaq operazzjonijiet ta' debug maħruġa mill-ospitant tad-debug, jinkludi.
Aċċess għar-reġistri permezz tal-interface tad-debug
Irrisettja, tissospendi, u terġa 'tibda l-mikroproċessur permezz tal-interface tad-debug

Aqra u ikteb il-memorja, ir-reġistri tal-istruzzjoni, u l-apparati esterni permezz tal-interface tad-debug
Uża struzzjonijiet arbitrarji multipli permezz tal-interface tad-debug
Issettja breakpoints tas-softwer permezz tal-interface tad-debug
Issettja breakpoints tal-ħardwer permezz tal-interface tad-debug
Appoġġ kmand astratt awto-eżekuzzjoni
Appoġġ debugging f'pass wieħed
Nota: V3A ma jappoġġjax breakpoints tal-ħardwer, breakpoints tal-ħardwer V3B jappoġġjaw it-tqabbil tal-indirizz tal-istruzzjoni, u breakpoints tal-hardware V3C jappoġġjaw it-tqabbil tal-indirizz tal-istruzzjoni u tal-indirizz tad-dejta.
Ir-reġistri interni tal-modulu ta 'debugging jużaw kodiċi ta' indirizz ta '7-bit, u r-reġistri li ġejjin huma implimentati ġewwa mikroproċessuri tas-serje QingKe V3.

Tabella 7-1 Lista tar-reġistru tal-modulu tad-debug

Isem	Indirizz ta' aċċess	Deskrizzjoni
data0	0x04	Reġistru tad-dejta 0, jista 'jintuża għall-ħażna temporanja tad-dejta
data1	0x05	Reġistru tad-dejta 1, jista 'jintuża għall-ħażna temporanja tad-dejta
dekontroll	0x10	Reġistru tal-kontroll tal-modulu tad-debug
dmstatus	0x11	Reġistru tal-istatus tal-modulu tad-debug
hartinfo	0x12	Reġistru tal-istatus tal-mikroproċessur
astratti	0x16	Reġistru tal-istatus tal-kmand astratt
kmand	0x17	Reġistru tal-kmand astratt
awtomatika astratta	0x18	Auto-eżekuzzjoni tal-kmand astratt
progbuf0-7	0x20-0x27	Reġistri tal-cache tal-istruzzjonijiet 0-7
stopsum0	0x40	Pawża reġistru tal-istatus

L-ospitant tad-debug jista 'jikkontrolla s-sospensjoni tal-mikroproċessur, jerġa' jibda, reset, eċċ billi jikkonfigura r-reġistru tad-dekontroll. L-istandard RISC-V jiddefinixxi tliet tipi ta 'kmandi astratti: reġistru ta' aċċess, aċċess veloċi, u memorja ta 'aċċess.
Il-mikroproċessur QingKe V3A jappoġġja biss aċċess għar-reġistru, mudelli oħra jappoġġjaw aċċess għar-reġistru u għall-memorja, iżda mhux aċċess veloċi. Aċċess għar-reġistri (GPRs, CSRs) u aċċess kontinwu għall-memorja jistgħu jiġu realizzati permezz ta' kmandi astratti.
Il-modulu tad-debug jimplimenta 8 reġistri tal-cache tal-istruzzjoni progbuf0-7, u l-ospitant tad-debug jista 'jaħżen struzzjonijiet multipli (li jistgħu jkunu struzzjonijiet kompressati) fil-buffer u jista' jagħżel li jkompli jesegwixxi l-istruzzjonijiet fir-reġistri tal-cache tal-istruzzjoni wara li tesegwixxi l-kmand astratt jew tesegwixxi l-istruzzjonijiet cached direttament.

Nota li l-aħħar istruzzjoni fil-programmi jeħtieġ li tkun istruzzjoni "ebreak" jew "c.ebreak". Aċċess għall-ħażna, periferali, eċċ huwa wkoll possibbli permezz ta 'kmandi astratti u istruzzjonijiet cached fil-programmi.
Kull reġistru huwa deskritt fid-dettall kif ġej.
Reġistru tad-dejta 0 (dejta0)

Tabella 7-2 definizzjoni tar-reġistru tad-dejta

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:0]	data0	RW	Reġistru tad-dejta 0, użat għall-ħażna temporanja tad-dejta	0

Reġistru tad-dejta 1 (dejta1)

Tabella 7-3 definizzjoni tar-reġistru tad-data1

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:0]	data1	RW	Reġistru tad-dejta 1, użat għall-ħażna temporanja tad-dejta	0

Reġistru tal-kontroll tal-modulu tad-debug (dekontroll)

Dan ir-reġistru jikkontrolla l-pawsa, ir-reset, u l-bidu mill-ġdid tal-mikroproċessur. L-ospitant tad-debug jikteb id-dejta fil-qasam korrispondenti biex jikseb pawża (haltreq), reset (ndmreset), jerġa 'jibda (resumereq). Inti tiddeskrivi dan li ġej.

Tabella 7-4 definizzjoni tar-reġistru tad-dekontroll

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
31	haltreq	WO	0: Ċara t-talba għal pawsa 1: Ibgħat talba għal pawsa	0
30	jerġa 'jibda	W1	0: Invalidu 1: Irrestawra l-mikroproċessur attwali Nota: Write 1 hija valida u l-ħardwer jitneħħa wara li l-mikroproċessur jiġi rkuprat	0
29	Riżervat	RO	Riżervat	0
28	ackhavereset	W1	0: Invalidu 1: Ċara l-bit tal-istatus tal-ħsad tal-mikroproċessur	0
[27:2]	Riżervat	RO	Riżervat	0
1	ndmreset	RW	0: Irrisettja ċara 1: Irrisettja s-sistema kollha minbarra l-modulu tad-debug	0
0	iddiżattiva	RW	0: Irrisettja l-modulu tad-debug 1: Il-modulu Debug jaħdem kif suppost	0

Reġistru tal-istatus tal-modulu tad-debug (istatus dm)

Dan ir-reġistru jintuża biex jindika l-istatus tal-modulu tad-debug u huwa reġistru li jinqara biss bid-deskrizzjoni li ġejja ta 'kull bit.

Tabella 7-5 definizzjoni tar-reġistru dmstatus

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:20]	Riżervat	RO	Riżervat	0
19	allhavereset	RO	0: Invalidu 1: Reset tal-mikroproċessur	0
18	anyhavereset	RO	0: Invalidu 1: Reset tal-mikroproċessur	0
17	allresumeack	RO	0: Invalidu 1: Reset tal-mikroproċessur	0
16	anyresumeack	RO	0: Invalidu 1: Reset tal-mikroproċessur	0
[15:14]	Riżervat	RO	Riżervat	0
13	alluvjali	RO	0: Invalidu 1: Il-mikroproċessur mhuwiex disponibbli	0
12	kwalunkwe użu	RO	0: Invalidu 1: Il-mikroproċessur mhuwiex disponibbli	0
11	kollha għaddejjin	RO	0: Invalidu 1: Il-mikroproċessur qed jaħdem	0
10	kwalunkwe ġiri	RO	0: Invalidu 1: Il-mikroproċessur qed jaħdem	0
9	waqaf	RO	0: Invalidu 1: Il-mikroproċessur huwa f'sospensjoni	0
8	kwalunkwe waqfet	RO	0: Invalidu 1: Mikroproċessur barra mis-sospensjoni	0
7	awtentikati	RO	0: L-awtentikazzjoni hija meħtieġa qabel ma tuża l-modulu tad-debug 1: Il-modulu tad-debugging ġie ċċertifikat	0x1
[6:4]	Riżervat	RO	Riżervat	0
[3:0]	verżjoni	RO	Verżjoni ta 'arkitettura ta' appoġġ tas-sistema ta 'debugging 0010: V0.13	0x2

Reġistru tal-istatus tal-mikroproċessur (hartinfo)

Dan ir-reġistru jintuża biex jipprovdi informazzjoni dwar il-mikroproċessur lill-host tad-debug u huwa reġistru li jinqara biss b'kull bit deskritt kif ġej.

Tabella 7-6 Definizzjoni tar-reġistru hartinfo

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:24]	Riżervat	RO	Riżervat	0
[23:20]	scratch	RO	Numru ta' reġistri scratch appoġġjati	0x3
[19:17]	Riżervat	RO	Riżervat	0
16	Aċċess għad-Data	RO	0: Ir-reġistru tad-dejta huwa mmappjat mal-indirizz tas-CSR 1: Ir-reġistru tad-dejta huwa mmappjat mal-indirizz tal-memorja	0x1
[15:12]	daqs tad-data	RO	Numru ta' reġistri tad-dejta	0x2
[11:0]	data add	RO	L-indirizz offset tad-data tar-reġistru tad-dejta0, li l-indirizz bażi tiegħu huwa 0xe0000000, huwa soġġett għal qari speċifiku.	0xXXX

Kontroll tal-kmand astratt u reġistri tal-istatus (astratti)

Dan ir-reġistru jintuża biex jindika l-eżekuzzjoni tal-kmand astratt. L-ospitant tad-debug jista 'jaqra dan ir-reġistru biex ikun jaf jekk l-aħħar kmand astratt huwiex esegwit jew le u jista' jiċċekkja jekk huwiex ġġenerat żball waqt l-eżekuzzjoni tal-kmand astratt u t-tip ta 'żball, li huwa deskritt fid-dettall kif ġej.

Definizzjonijiet tar-reġistru ta' Tabella 7-7 astratti

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:29]	Riżervat	RO	Riżervat	0
[28:24]	progbufsize	RO	Jindika n-numru tal-programm buffer tal-programm reġistri cache	0x8
[23:13]	Riżervat	RO	Riżervat	0
12	okkupat	RO	0: L-ebda kmand astratt mhu qed jesegwixxi 1: Hemm kmandi astratti li qed jiġu esegwiti Nota: Wara l-eżekuzzjoni, il-ħardwer jitneħħa.	0
11	Riżervat	RO	Riżervat	0
[10:8]	cmder	RW	Żball tal-kmand astratt tip 000: L-ebda żball 001: Eżekuzzjoni ta' kmand astratt biex tikteb fuq kmand, astratti, reġistri awtomatiċi astratti jew jaqra u tikteb f'reġistri ta' dejta u progbuf 010: Ma jappoġġax kmand astratt attwali 011: Eżekuzzjoni ta 'kmand astratt bl-eċċezzjoni 100: Il-mikroproċessur mhuwiex sospiż jew mhux disponibbli u ma jistax jesegwixxi kmandi astratti 101: Żball tax-xarabank 110: Żball tal-bit tal-parità waqt il-komunikazzjoni 111: Żbalji oħra Nota: Għall-kitba tal-bit 1 jintuża biex ineħħi ż-żero.	0
[7:4]	Riżervat	RO	Riżervat	0
[3:0]	skont	RO	Numru ta' reġistri tad-dejta	0x2

L-ospiti tad-debugging jistgħu jaċċessaw GPRs, reġistri CSR, u memorja billi jiktbu valuri ta 'konfigurazzjoni differenti fir-reġistru tal-kmand astratt.

Meta taċċessa r-reġistri, il-bits tar-reġistru tal-kmand huma definiti kif ġej.
Tabella 7-8 Definizzjoni tar-reġistru tal-kmand meta jaċċessa r-reġistri

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:24]	tip cmd	WO	Tip ta' kmand astratt 0: Reġistru ta' aċċess; 1: Aċċess rapidu (mhux appoġġjat); 2: Aċċess għall-memorja.	0
23	Riżervat	WO	Riżervat	0
[22:20]	aarsize	WO	Wisa' tal-bit tad-data tar-reġistru tal-aċċess 000: 8-bit 001: 16-bit 010: 32-bit	0

			011: 64-bit (mhux appoġġjat) 100: 128-bit (mhux appoġġjat) Nota: Meta taċċessa r-reġistri floating-point FPRs, aċċess 32-bit biss huwa appoġġjat.
19	aarpostincrement	WO	0: L-ebda effett 1: Żid awtomatikament il-valur tar-regno wara li taċċessa r-reġistru	0
18	post exec	WO	0: L-ebda effett 1: Esegwi l-kmand astratt u mbagħad eżegwixxi l-kmand fi progbuf	0
17	trasferiment	WO	0: Tesegwixxix l-operazzjoni speċifikata bil-kitba 1: Esegwixxi l-manipulazzjoni speċifikata bil-kitba	0
16	ikteb	WO	0: Ikkopja dejta mir-reġistru speċifikat għad-dejta0 1: Ikkopja dejta mir-reġistru tad-dejta0 għar-reġistru speċifikat	0
[15:0]	regno	WO	Speċifika r-reġistri ta' aċċess 0x0000-0x0fff huma CSRs 0x1000-0x101f huma GPRs	0

Meta taċċessa l-memorja, il-bits fir-reġistru tal-kmand huma definiti kif ġej.

Tabella 7-9 Definizzjoni ta 'kmand Reġistru meta Aċċess Memorja

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:24]	tip cmd	WO	Tip ta' kmand astratt 0: Reġistru ta' aċċess; 1: Aċċess veloċi (mhux appoġġjat); 2: Aċċess għall-memorja.	0
23	aamvirtwali	WO	0: Aċċess indirizz fiżiku; 1: Aċċess indirizz virtwali.	0
[22:20]	daqs tad-driegħ	WO	Wisa 'bit tad-data tal-memorja ta' aċċess 000: 8-bit; 001: 16-bit; 010: 32-bit; 011: 64-bit (mhux appoġġjat); 100: 128-bit (mhux appoġġjat);	0
19	aampostincrement	WO	0: L-ebda influwenza; 1: Wara li taċċessa l-memorja b'suċċess, żid l-indirizz maħżun fir-reġistru tad-data1 bin-numru ta 'bytes li jikkorrispondu għall-wisa' tal-bit konfigurati skond id-daqs tad-driegħ. Aamsize=0, aċċessat b'byte, data1 flimkien ma' 1. Aamsize=1, aċċessata b'nofs kelma, data1 plus 2. aamsize=2, aċċessata b'bit, data1 plus 4.	0
18	post exec	WO	0: L-ebda influwenza; 1: Esegwixxi l-kmand fi progbuf wara li tesegwixxi l-kmand astratt.	0

17	Riżerva	RO	Riżervat	0
16	ikteb	WO	0: Aqra data mill-indirizz speċifikat minn data1 sa data0 1: Ikteb data fid-data0 fl-indirizz speċifikat minn data1.	0
[15:14]	speċifiċi għall-mira	WO	Definizzjoni tal-mod ta' qari u kitba Ikteb: 00, 01: Ikteb direttament fil-memorja; 10: Wara li d-data fid-data0 hija JEW bil-bits tad-data fil-memorja, ir-riżultat jinkiteb fil-memorja (L-aċċess tal-kelma biss huwa appoġġjat). 11: Wara li tiġbor id-dejta fid-data0 bil-bits tad-dejta fil-memorja, ikteb ir-riżultat fil-memorja (L-aċċess tal-kelma biss huwa appoġġjat). Aqra: 00, 01, 10, 11: Aqra 0 direttament mill-memorja.	0
[13:0]	Riżerva	RO	Riżervat

Reġistru ta' eżekuzzjoni awtomatika tal-kmand astratt (auto astratt)

Dan ir-reġistru jintuża biex jiġi kkonfigurat il-modulu tad-debugging. Meta taqra u tikteb progbufx u data tal-modulu ta 'debugging, il-kmand astratt jista' jerġa 'jiġi eżegwit.

Id-deskrizzjoni ta’ dan ir-reġistru hija kif ġej:

Tabella 7-10 definizzjoni astratta tar-reġistru awtomatiku

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:16]	autoexecprogbuf	RW	Jekk ikun issettjat bit, il-qari u l-kitba korrispondenti ta 'progbufx se jikkawżaw li l-kmand astratt fir-reġistru tal-kmand jerġa' jiġi esegwit. Nota: Is-serje V3 hija ddisinjata bi 8 progbufs, li jikkorrispondu għal bits [23:16].	0
[15:12]	Riżerva	RO	Riżervat	0
[11:0]	autoexecdata	RW	Jekk bit huwa ssettjat għal 1, il-qari u l-kitba korrispondenti tar-reġistru tad-dejta se jikkawżaw li l-kmand astratt fir-reġistru tal-Kmand jerġa’ jiġi esegwit. Nota: Is-serje V3 hija mfassla b'żewġ data reġistri, li jikkorrispondu għal bits [1:0].	0

Reġistru tal-cache tal-istruzzjonijiet (progbufx)

Dan ir-reġistru jintuża biex jaħżen kwalunkwe istruzzjoni, u juża l-operazzjoni korrispondenti, inkluż 8, li jeħtieġ li tagħti attenzjoni lill-aħħar eżekuzzjoni li jeħtieġ li tkun "break" jew "c.ebreak".

Tabella 7-11 Definizzjoni tar-reġistru progbuf

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:0]	progbuf	RW	Kodifikazzjoni tal-istruzzjonijiet għall-operazzjonijiet tal-cache, li jistgħu jinkludu struzzjonijiet tal-kompressjoni	0

Pawża reġistru tal-istatus (haltsum0)

Dan ir-reġistru jintuża biex jindika jekk il-mikroproċessur huwiex sospiż jew le. Kull bit jindika l-istatus sospiż ta 'mikroproċessur, u meta jkun hemm qalba waħda biss, tintuża biss l-iktar bit baxx ta' dan ir-reġistru biex tindikaha.

Tabella 7-12 definizzjoni tar-reġistru haltsum0

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:1]	Riżervat	RO	Riżervat	0
0	stopsum0	RO	0: Il-mikroproċessur jaħdem b'mod normali 1: Mikroproċessur waqfien	0

Minbarra r-reġistri tal-modulu tad-debug imsemmija hawn fuq, il-funzjoni tad-debug tinvolvi wkoll xi reġistri CSR, prinċipalment il-kontroll tad-debug u r-reġistru tal-istatus dcsr u l-pointer tal-istruzzjoni tad-debug dpc, li huma deskritti fid-dettall kif ġej.

Kontroll tad-debug u reġistru tal-istatus (dcsr)

Tabella 7-13 definizzjoni tar-reġistru dcsr

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:28]	xdebugver	DRO	0000: Debugging estern mhux appoġġjat 0100: Appoġġ debugging estern standard 1111: Id-debugging estern huwa appoġġjat, iżda ma jissodisfax l-ispeċifikazzjoni	0x4
[27:16]	Riżervat	DRO	Riżervat	0
15	waqfa	DRW	0: Il-kmand tal-waqfa fil-modalità tal-magna jġib ruħu kif deskritt fil-privileġġ file 1: Il-kmand tal-waqfa fil-modalità tal-magna jista 'jidħol fil-mod ta' debug	0
[14:13]	Riżervat	DRO	Riżervat	0
12	tifrik	DRW	0: Il-kmand tal-waqfien fil-modalità tal-utent iġib ruħu kif deskritt fil-privileġġ file 1: Il-kmand tal-waqfa fil-modalità tal-utent jista 'jidħol fil-mod ta' debug	0
11	pass	DRW	0: L-interruzzjonijiet huma diżattivati taħt debugging f'pass wieħed 1: Ippermetti interruzzjonijiet taħt debugging f'pass wieħed	0
10	Riżervat	DRO	Riżervat	0
9	waqqaf il-ħin	DRW	0: Timer tas-sistema taħdem fil-modalità Debug 1: It-tajmer tas-sistema jieqaf fil-modalità Debug	0
[8:6]	kawża	DRO	Raġunijiet għad-dħul tad-debugging 001: Dħul ta' debugging fil-forma ta' kmand tal-waqfien (prijorità 3) 010: Dħul ta' debugging fil-forma ta' modulu grillu (prijorità 4, l-ogħla) 011: Dħul ta' debugging fil-forma ta' talba ta' pawsa (prijorità 1) 100: debugging fil-forma ta 'debugging f'pass wieħed (prijorità 0, l-inqas)	0

			101: tidħol fil-modalità ta' debug direttament wara reset tal-mikroproċessur (prijorità 2) Oħrajn: Riżervati
[5:3]	Riżervat	DRO	Riżervat	0
2	pass	DRW	0: Itfi d-debugging f'pass wieħed 1: Ippermetti debugging f'pass wieħed	0
[1:0]	Prev	DRW	Modalità privileġġ 00: Modalità Utent 01: Modalità superviżur (mhux appoġġjat) 10: Riżervat 11: Modalità magna Nota: Irreġistra l-modalità privileġġjata meta tidħol fil-modalità tad-debug, id-debugger jista’ jimmodifika dan il-valur biex jimmodifika l-modalità privileġġjata meta joħroġ mid-debug	0

Pointer tal-programm tal-modalità debug (DPC)

Dan ir-reġistru jintuża biex jaħżen l-indirizz tal-istruzzjoni li jmiss li għandha tiġi esegwita wara li l-mikroproċessur jidħol fil-mod ta 'debug, u l-valur tiegħu jiġi aġġornat b'regoli differenti skont ir-raġuni għad-dħul tad-debug. dpc register huwa deskritt fid-dettall kif ġej.

Tabella 7-14 Definizzjonijiet tar-reġistru dpc

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:0]	DPC	DRW	Indirizz tal-istruzzjoni	0

Ir-regoli għall-aġġornament tar-reġistri huma murija fit-tabella li ġejja.

Tabella 7-15 regoli tal-aġġornament tad-dpc

Daħħal il-metodu ta 'debugging	dpc Aġġorna regoli
waqfa	Indirizz tal-istruzzjoni Ebreak
pass wieħed	Indirizz tal-istruzzjoni tal-istruzzjoni li jmiss tal-istruzzjoni kurrenti
modulu grillu	Temporanjament mhux appoġġjat
twaqqaf it-talba	Indirizz tal-istruzzjoni li jmiss li għandha tiġi esegwita meta tidħol fil-Debug

Debug Interface

Differenti mill-istandard JTAG interface definita minn RISC-V, mikroproċessur tas-serje QingKe V3 jadotta 1- interface ta 'debug serjali tal-wajer/2-wajers u jsegwi l-protokoll tal-interface tal-debug WCH V1.0.

L-interface tad-debug huwa responsabbli għall-komunikazzjoni bejn l-ospitant tad-debug u l-modulu tad-debug u jirrealizza l-operazzjoni ta 'qari/kitba tal-ospitant tad-debug għar-reġistri tal-modulu tad-debug.
WCH iddisinjat WCH_Link u open source tiegħu skematiku u programm binarju files, li jistgħu jintużaw għall-debugging mikroproċessuri kollha ta ' l-arkitettura RISC-V.
Irreferi għall-Manwal tal-Protokoll tad-Debug WCH għal protokolli speċifiċi tal-interface tad-debug.

Lista tar-Reġistru tas-CSR

L-arkitettura RISC-V tiddefinixxi numru ta' Reġistri ta' Kontroll u Status (CSRs) għall-kontroll u r-reġistrazzjoni tal-istatus operattiv tal-mikroproċessur.
Xi wħud mis-CSRs ġew introdotti fit-taqsima preċedenti, u dan il-kapitolu se jagħti dettalji dwar ir-reġistri CSR implimentati fil-mikroproċessuri tas-serje QingKe V3.

Lista tar-Reġistru tas-CSR

Tabella 8-1 Lista tar-Reġistri CSR tal-Mikroproċessuri

Tip	Isem	CSR Indirizz	Aċċess	Deskrizzjoni
RISC-V CSR standard	marchid	0xF12	MRO	Reġistru tan-numri tal-arkitettura
	mimpidu	0xF13	MRO	Reġistru tan-numerazzjoni tal-implimentazzjoni tal-ħardwer
	mstatus	0x300	MRW	Reġistru tal-istatus
	misa	0x301	MRW	Reġistru tas-sett ta' struzzjonijiet tal-ħardwer
	mtvec	0x305	MRW	Reġistru tal-indirizz bażi tal-eċċezzjoni
	mscratch	0x340	MRW	Modalità magna staging register
	MEPC	0x341	MRW	Eċċezzjoni program pointer reġistru
	mcause	0x342	MRW	Reġistru ta' kawża ta' eċċezzjoni
	mtval	0x343	MRW	Reġistru tal-valur ta' eċċezzjoni
	pmpcfg	0x3A0+i	MRW	Reġistru tal-konfigurazzjoni PMP
	pmaddr	0x3B0+i	MRW	Reġistru tal-indirizz PMP
	tselect	0x7A0	MRW	Iddebug reġistru tal-għażla tal-grillu
	tdata1	0x7A1	MRW	Iddebug trigger data reġistru 1
	tdata2	0x7A2	MRW	Iddebug trigger data reġistru 2
	dcsr	0x7B0	DRW	Debug kontroll u istatus reġistri
	dpc	0x7B1	DRW	Debug mode program pointer reġistru
	dscratch0	0x7B2	DRW	Debug mode stagreġistru 0
	dscratch1	0x7B3	DRW	Debug mode stagreġistru 1
CSR definit mill-bejjiegħ	gintenr	0x800	URW	Reġistru tal-abilitazzjoni tal-interruzzjoni globali
	intsyscr	0x804	URW	Interruzzjoni tar-reġistru tal-kontroll tas-sistema
	corecfgr	0xBC0	MRW	Reġistru tal-konfigurazzjoni tal-mikroproċessur
	inestcr	0xBC1	MRW	Tinterrompi r-reġistru tal-kontroll nested

RISC-V Reġistri CSR Standard

Reġistru tan-numri tal-arkitettura (marchid)
Dan ir-reġistru huwa reġistru li jinqara biss biex jindika n-numru attwali tal-arkitettura tal-ħardwer tal-mikroproċessur, li huwa magħmul prinċipalment minn kodiċi tal-bejjiegħ, kodiċi tal-arkitettura, kodiċi tas-serje u kodiċi tal-verżjoni. Kull wieħed minnhom huwa definit kif ġej.

Tabella 8-2 Definizzjoni tar-reġistru tal-marchid

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
31	Riżervat	MRO	Riżervat	1
[30:26]	Vender0	MRO	Kodiċi tal-manifattur 0 Imwaħħal mal-kodiċi tal-ittra “W”.	0x17
[25:21]	Vender1	MRO	Kodiċi tal-manifattur1 Imwaħħal mal-kodiċi tal-ittra “C”.	0x03
[20:16]	Vender2	MRO	Kodiċi tal-manifattur 2 Imwaħħal mal-kodiċi tal-ittra "H".	0x08
15	Riżervat	MRO	Riżervat	1
[14:10]	Arch	MRO	Kodiċi tal-arkitettura	0x16

			L-arkitettura RISC-V hija ffissata mal-kodiċi tal-ittra "V".
[9:5]	Serjali	MRO	Kodiċi tas-serje Serje QingKe V3, imwaħħla man-numru "3"	0x03
[4:0]	Verżjoni	MRO	Kodiċi tal-verżjoni Jista 'jkun il-verżjoni "A", "B", "C" u ittri oħra tal-kodiċi	x

In-numru tal-manifattur u n-numru tal-verżjoni huma alfabetiċi, u n-numru tas-serje huwa numeriku. It-tabella tal-kodifikazzjoni tal-ittri tidher fit-tabella li ġejja.

Tabella 8-3 Tabella tal-Immappjar Alfabetiku

A	B	C	D	E	F	G	H	I	J	K	L	M	N	O	P	Q	R	S	T	U	V	W	X	Y	Z
1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26

Fosthom, mikroproċessur QingKe V3A, ir-reġistru jaqra lura għal 0.

Reġistru tan-numerazzjoni tal-implimentazzjoni tal-ħardwer (limpidu)

Dan ir-reġistru huwa magħmul prinċipalment minn kodiċi tal-bejjiegħ, li kull wieħed minnhom huwa definit kif ġej.

Tabella 8-4 Definizzjoni tar-reġistru limpidu

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
31	Riżervat	MRO	Riżervat	1
[30:26]	Vender0	MRO	Kodiċi tal-manifattur 0 Imwaħħal mal-kodiċi tal-ittra “W”.	0x17
[25:21]	Vender1	MRO	Kodiċi tal-manifattur1 Imwaħħal mal-kodiċi tal-ittra “C”.	0x03
[20:16]	Vender2	MRO	Kodiċi tal-manifattur 2 Imwaħħal mal-kodiċi tal-ittra "H".	0x08
15	Riżervat	MRO	Riżervat	1
[14:8]	Riżervat	MRO	Riżervat	0
[7:4]	Minuri	MRO	Numru tas-subversion	0xX
[3:0]	Maġġuri	MR0	Numru ewlieni tal-verżjoni	0xX

Dan ir-reġistru jista 'jinqara fi kwalunkwe implimentazzjoni tal-magna, u fil-proċessur tas-serje QingKe V3A, dan ir-reġistru jaqra lura għal żero.

Reġistru tal-istatus tal-modalità tal-magna (mstatus)

Dan ir-reġistru ġie deskritt parzjalment fit-taqsima preċedenti, u n-nies tiegħu huma pożizzjonati kif ġej.

Tabella 8-5 Definizzjoni tar-reġistru mstatus

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:13]	Riżervat	MRO	Riżervat	0
[12:11]	MPP	MRW	Modalità privileġġjata qabel ma tidħol fil-break	0
[10:8]	Riżervat	MRO	Riżervat	0
7	MPIE	MRW	Interrupt enable state qabel ma tidħol f'interruzzjoni	0
[6:4]	Riżervat	MRO	Riżervat	0
3	MIE	MRW	Jippermetti l-interruzzjoni tal-modalità tal-magna	0
[2:0]	Riżervat	MRO	Riżervat	0

Il-qasam MPP jintuża biex isalva l-modalità privileġġata qabel ma tidħol fl-eċċezzjoni jew l-interruzzjoni u tintuża biex terġa 'tiġi restawrata l-modalità privileġġjata wara li toħroġ mill-eċċezzjoni jew l-interruzzjoni. MIE huwa l-interruzzjoni globali li tippermetti l-bit, u meta ddaħħal l-eċċezzjoni jew l-interruzzjoni, il-valur ta 'MPIE huwa aġġornat għall-valur ta' MIE, u għandu jiġi nnutat li fil-mikroproċessuri tas-serje QingKe V3, MIE mhux se jiġi aġġornat għal 0 qabel il- l-aħħar livell ta 'interruzzjonijiet nested biex jiġi żgurat li l-interruzzjoni nesting fil-modalità Magni tkompli tiġi eżegwita. Meta tinħareġ eċċezzjoni jew interruzzjoni, il-mikroproċessur jerġa 'lura għall-modalità Magni ssejvjata minn MPP, u l-MIE jiġi restawrat għall-valur MPIE.
Il-mikroproċessur QingKe V3 jappoġġja l-modalità Magni u l-mod Utent, jekk għandek bżonn tagħmel il-mikroproċessur jaħdem biss fil-modalità Magni, tista 'tissettja l-MPP għal 0x3 fl-inizjalizzazzjoni tal-boot file, jiġifieri, wara li tirritorna, dejjem se tibqa 'fil-modalità tal-Magni.

Reġistru tas-sett ta' struzzjonijiet tal-ħardwer (misa)

Dan ir-reġistru jintuża biex jindika l-arkitettura tal-mikroproċessur u l-estensjonijiet tas-sett ta 'struzzjonijiet appoġġjati, li kull waħda minnhom hija deskritta kif ġej.

Tabella 8-6 definizzjoni tar-reġistru misa

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:30]	MXL	MRO	Tul tal-kelma tal-magna 1:32 2:64 3:128	1
[29:26]	Riżervat	MRO	Riżervat	0
[25:0]	Estensjonijiet	MRO	Estensjonijiet ta' sett ta' struzzjonijiet	x

L-MXL jintuża biex jindika t-tul tal-kelma tal-mikroproċessur, QingKe V3 huma mikroproċessuri ta '32 bit, u d-dominju huwa ffissat għal 1.
L-estensjonijiet jintużaw biex jindikaw li l-mikroproċessur jappoġġja dettalji ta 'sett ta' struzzjonijiet estiżi, kull wieħed jindika klassi ta 'estensjonijiet, id-deskrizzjoni dettaljata tiegħu tidher fit-tabella li ġejja.

Tabella 8-7 Dettalji ta' Estensjoni tas-Sett ta' Istruzzjonijiet

Bit	Isem	Deskrizzjoni
0	A	Estensjoni atomika
1	B	Riżervati b'mod tentattiv għall-estensjoni tal-Bit-Manipulation
2	C	Estensjoni kompressata
3	D	Estensjoni floating point bi preċiżjoni doppja
4	E	RV32E bażi ISA
5	F	Estensjoni ta' punt li jvarja bi preċiżjoni waħda
6	G	Estensjonijiet standard addizzjonali preżenti
7	H	Estensjoni Hypervisor
8	I	RV32I/64I/128I bażi ISA
9	J	Riżervati b'mod tentattiv għall-estensjoni tal-Lingwi Tradotti Dinamikament
10	K	Riżervat
11	L	Riżervati b'mod tentattiv għall-estensjoni ta' Punt Deċimali Floating Point
12	M	Integer Immultiplika/Aqsam estensjoni
13	N	Interruzzjonijiet fil-livell tal-utent appoġġjati
14	O	Riżervat
15	P	Riżervati b'mod tentattiv għall-estensjoni Packed-SIMD
16	Q	Estensjoni ta' punt li jvarja bi preċiżjoni kwadra
17	R	Riżervat
18	S	Modalità superviżur implimentata

19	T	Riżervati b'mod tentattiv għall-estensjoni tal-Memorja Transazzjonali
20	U	Mod tal-utent implimentat
21	V	Riżervati b'mod tentattiv għall-estensjoni tal-Vector
22	W	Riżervat
23	X	Estensjonijiet mhux standard preżenti
24	Y	Riżervat
25	Z	Riżervat

Per example, għall-mikroproċessur QingKe V3A, il-valur tar-reġistru huwa 0x401001105, li jfisser li l-arkitettura ta 'sett ta' struzzjonijiet appoġġjati hija RV32IMAC, u għandha implimentazzjoni tal-mod ta 'Utent.

Reġistru tal-indirizz bażi tal-eċċezzjoni tal-modalità tal-magna (mtvec)

Dan ir-reġistru jintuża biex jaħżen l-indirizz bażi tal-immaniġġjar tal-eċċezzjoni jew tal-interruzzjoni u ż-żewġ bits t'isfel jintużaw biex jiġi kkonfigurat il-mod u l-metodu ta 'identifikazzjoni tat-tabella tal-vettur kif deskritt fit-Taqsima 3.2.

Modalità magna stagreġistru ingaġġ (mscratch)

Tabella 8-8 definizzjonijiet tar-reġistru mscratch

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:0]	mscratch	MRW	Ħażna tad-dejta	0

Dan ir-reġistru huwa reġistru ta' 32-bit li jista' jinqara u li jista' jinkiteb fil-modalità tal-magna għall-ħażna temporanja tad-dejta. Per example, meta ddaħħal eċċezzjoni jew interrupt handler, l-utent stack pointer SP huwa maħżun f'dan ir-reġistru u l-interrupt stack pointer huwa assenjat lir-reġistru SP. Wara li toħroġ mill-eċċezzjoni jew tinterrompi, irrestawra l-valur tal-punter tal-munzell tal-utent SP mill-bidu. Jiġifieri, il-munzell tal-interruzzjoni u l-munzell tal-utent jistgħu jiġu iżolati.

Reġistru tal-pointer tal-programm tal-eċċezzjoni tal-modalità tal-magna (mappa)

Tabella 8-9 definizzjonijiet tar-reġistru tal-mepc

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:0]	mepc	MRW	Proċedura ta' eċċezzjoni pointer	0

Dan ir-reġistru jintuża biex isalva l-pointer tal-programm meta ddaħħal eċċezzjoni jew interruzzjoni.
Jintuża biex isalva l-istruzzjoni PC pointer qabel ma tidħol eċċezzjoni meta tiġi ġġenerata eċċezzjoni jew interruzzjoni, u mepc jintuża bħala l-indirizz tar-ritorn meta l-eċċezzjoni jew l-interruzzjoni tiġi ttrattata u użata għal ritorn ta 'eċċezzjoni jew interruzzjoni.
Madankollu, huwa importanti li wieħed jinnota li.
Meta sseħħ eċċezzjoni, mepc jiġi aġġornat għall-valur tal-PC tal-istruzzjoni li bħalissa qed tiġġenera l-eċċezzjoni.
Meta sseħħ interruzzjoni, mepc jiġi aġġornat għall-valur tal-PC tal-istruzzjoni li jmiss.
Meta jkollok bżonn tirritorna eċċezzjoni wara li tipproċessa l-eċċezzjoni, għandek tagħti attenzjoni biex timmodifika l-valur tal-mepc, u aktar dettalji jistgħu jinstabu fil-Kapitolu 2 Eċċezzjonijiet.

Reġistru tal-kawża tal-eċċezzjoni tal-modalità tal-magna (mcause)

Tabella 8-10 definizzjoni tar-reġistru tal-kawża

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
31	Tinterrompi	MRW	Kamp ta' indikazzjoni ta' interruzzjoni 0: Eċċezzjoni 1: Interruzzjoni	0
[30:0]	Kodiċi ta' Eċċezzjoni	MRW	Għal kodiċijiet ta' eċċezzjoni, ara Tabella 2-1 għad-dettalji	0

Dan ir-reġistru jintuża prinċipalment biex jaħżen il-kawża tal-eċċezzjoni jew in-numru tal-interruzzjoni tal-interruzzjoni. L-ogħla bit tiegħu huwa l-qasam Interrupt, li jintuża biex jindika jekk l-okkorrenza attwali hijiex eċċezzjoni jew interruzzjoni.
Il-bit aktar baxx huwa l-kodiċi ta 'eċċezzjoni, li jintuża biex jindika l-kawża speċifika. Id-dettalji tagħha jinsabu fil-Kapitolu 2 Eċċezzjonijiet.

Reġistru tal-valur tal-eċċezzjoni tal-modalità tal-magna (mtval)

Tabella 8-11 definizzjoni tar-reġistru mtval

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:0]	mtval	MRW	Valur ta' eċċezzjoni	0

Dan ir-reġistru jintuża biex iżomm il-valur li kkawża l-eċċezzjoni meta sseħħ eċċezzjoni. Għal dettalji bħall-valur u l-ħin tal-ħażna tiegħu, jekk jogħġbok irreferi għall-Kapitolu 2 Eċċezzjonijiet.

Reġistru tal-konfigurazzjoni PMP (pmpcfg

Dan ir-reġistru jintuża prinċipalment biex jiġi kkonfigurat l-unità tal-protezzjoni tal-memorja fiżika, u kull 8 bits ta 'dan ir-reġistru jintużaw biex jiġi kkonfigurat il-protezzjoni ta' żona. Jekk jogħġbok irreferi għall-Kapitolu 4 għad-definizzjoni dettaljata.

Reġistru tal-indirizzi PMP (pmpaddr

Dan ir-reġistru jintuża prinċipalment għall-konfigurazzjoni tal-indirizz tal-unità tal-protezzjoni tal-memorja fiżika, li tikkodifika t-32 bit ta 'fuq ta' indirizz fiżiku ta '34 bit. Jekk jogħġbok irreferi għall-Kapitolu 4 għall-metodu ta 'konfigurazzjoni speċifiku.

Reġistru tal-pointer tal-programm tal-modalità debug (DPC)

Dan ir-reġistru jintuża biex jaħżen l-indirizz tal-istruzzjoni li jmiss li għandha tiġi esegwita wara li jidħol il-mikroproċessur
Il-mod debug u l-valur tiegħu huma aġġornati b'regoli differenti skont ir-raġuni għad-dħul tad-debug. Irreferi għat-Taqsima 6.1 għal deskrizzjoni dettaljata.

Iddebug trigger select register (agħżel)

Huwa validu biss għal mikroproċessuri li jappoġġjaw breakpoints tal-ħardwer u jappoġġjaw breakpoints b'4 kanali l-aktar, u t-2 bits aktar baxxi tiegħu huma validi.
Meta tikkonfigura kull breakpoint tal-kanal, għandek bżonn tagħżel il-kanal korrispondenti permezz ta 'dan ir-reġistru qabel il-konfigurazzjoni.

Tabella 8-12 agħżel id-definizzjoni tar-reġistru

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:2]	Riżervat	MRO	Riżervat	0
[1:0]	AGĦŻEL	MRW	Ir-reġistru tal-għażla tal-kanal tal-breakpoint huwa kkonfigurat, jiġifieri, wara li jintgħażel il-kanal korrispondenti, ir-reġistri tdata1 u tdata2 jistgħu jitħaddmu biex jiġi kkonfigurat breakpoint informazzjoni.	X

Iddebug trigger data reġistru 1 (tdata1)

Huwa validu biss għal mikroproċessuri li jappoġġjaw breakpoints tal-ħardwer. Il-mikroproċessuri jappoġġjaw biss l-indirizz tal-istruzzjoni u l-punti ta 'waqfien tal-indirizz tad-dejta, fejn it-TIP tal-bit tar-reġistru tdata1 huwa valur fiss ta' 2, u bits oħra jikkonformaw mad-definizzjoni tal-kontroll fl-istandard tad-debugging.

Tabella 8-13 Definizzjoni tar-reġistru tdata1

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:28]	TIP	MRO	Definizzjoni tat-tip ta' breakpoint, tip ta' kontroll.	0x2

27	DMODE	MRO	0: Ir-reġistri rilevanti tal-flip-flop jistgħu jiġu modifikati kemm fil-mod tal-magna kif ukoll fil-mod ta 'debugging; 1: Il-mod ta 'debug biss jista' jimmodifika r-reġistri rilevanti tal-flip-flop.	1
[26:21]	MASKMAX	MRO	Meta MATCH=1, il-firxa tal-qawwa esponenzjali massima ta 'tqabbil hija permessa, jiġifieri, il-firxa massima ta' tqabbil permissibbli hija 231 bytes.	0x1F
[20:13]	Riżervat	MRO	Riżervat	0
12	AZZJONI	MRW	Issettja l-mod tal-ipproċessar meta tiskatta breakpoint: 0: Meta tiskatta, daħħal il-punt ta 'waqfien u sejjaħ lura l-interruzzjoni; 1: Daħħal il-mod ta 'debugging meta attivata.	0
[11:8]	Riżervat	MRO	Riżervat	0
7	TAQBIL	MRW	Konfigurazzjoni tal-politika li tqabbel: 0: Taqbila meta l-valur tal-grillu jkun ugwali għal TDATA2; 1: Il-valur trigger jaqbel mal-bit m għoli ta 'TDATA2, fejn m = 31–n, u n hija l-ewwel kwotazzjoni 0 ta' TDATA2 (li tibda mill-bit baxx).	0
6	M	MRW	Ippermetti l-flip-flop fil-modalità M: 0: Itfi l-grillu fil-mod M; 1: Ippermetti l-grillu fil-mod M.	0
[5:4]	Riżervat	MRO	Riżervat	0
3	U	MRW	Ippermetti grillu fil-modalità U: 0: Itfi l-grillu fil-modalità U; 1: Ippermetti l-grillu fil-modalità U.	0
2	EŻEKUTI	MRW	Istruzzjoni taqra l-indirizz trigger attivat: 0: Itfi; 1: Ippermettiet.	0
1	AĦŻEN	MRW	L-indirizz tal-kitba tad-data attivat: 0: Itfi; 1: Ippermettiet.	0
0	TAGĦBIJA	MRW	L-indirizz tal-qari tad-dejta attivat: 0: Itfi; 1: Ippermettiet.	0

Iddebug trigger data reġistru 2 (tdata2)

Huwa validu biss għal mikroproċessuri li jappoġġjaw breakpoints tal-ħardwer u jintuża biex isalva l-valur li jaqbel tal-grillu.

Tabella 8-14 Definizzjoni tar-reġistru tdata2

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:0]	TDATA2	MRW	Użat biex isalva valuri li jaqblu.	X

Kontroll tad-debug u reġistru tal-istatus (dcsr)

Dan ir-reġistru jintuża biex jikkontrolla u jirreġistra l-istat ta 'tħaddim tal-modalità ta' debugging. Irreferi għat-Taqsima 7.1 għad-dettalji.

Pointer tal-programm tal-modalità debug (DPC)

Dan ir-reġistru jintuża biex jaħżen l-indirizz tal-istruzzjoni li jmiss li għandha tiġi eżegwita wara li l-mikroproċessur jidħol fil-mod ta 'debugging, il-valur tiegħu huwa differenti skont ir-raġunijiet għad-dħul fil-mod ta' debugging, u r-regoli tal-aġġornament huma wkoll differenti. Irreferi għat-Taqsima 7.1 għal deskrizzjoni dettaljata.

Debug mode stagreġistru ta' reġistrazzjoni (dscratch0-1)

Dan il-grupp ta' reġistri jintuża għall-ħażna temporanja ta' data fil-modalità Debug.

Tabella 8-15 dscratch0-1 definizzjonijiet tar-reġistru

Bit	Isem	Aċċess	Deskrizzjoni	Irrisettja l-Valur
[31:0]	dscratch	DRW	Debug mod data staging valur	0

Reġistru tas-CSR definit mill-utent

Reġistru tal-abilitazzjoni tal-interruzzjoni globali tal-mod tal-utent (gintenr)

Dan ir-reġistru jintuża biex jikkontrolla l-abilitazzjoni u l-maskra tal-interruzzjoni globali. L-enable u l-maskra ta 'interruzzjoni globali fil-modalità tal-magna jistgħu jiġu kkontrollati mill-bits MIE u MPIE fl-istatus, iżda dan ir-reġistru ma jistax jitħaddem fil-modalità tal-utent.
Filwaqt li l-interruzzjoni globali tippermetti reġistru gintenr huwa l-immappjar ta 'MIE u MPIE fl-istatus.
Fil-modalità tal-utent, l-intenzjoni tista' tintuża biex tissettja u tikklerja MIE u MPIE, kif deskritt fit-Taqsima 3.2 għad-dettalji.

Nota

L-interruzzjonijiet globali ma jinkludux interruzzjonijiet unmasked NMI u eċċezzjonijiet.

Interruzzjoni tar-reġistru tal-kontroll tas-sistema (intsyscr)

Dan ir-reġistru huwa prinċipalment użat biex jiġi kkonfigurat interrupt nesting depth, ħardwer stack ippressar, u funzjonijiet oħra relatati, kif deskritt fit-Taqsima 3.2 għad-dettalji.

Reġistru tal-konfigurazzjoni tal-mikroproċessur (corecfgr)

Dan ir-reġistru jintuża biex jikkontrolla jekk l-interruzzjoni tal-NMI hijiex permessa wara li l-interruzzjoni tfur u jekk it-talba tal-interruzzjoni tiġix ikklerjata meta tiġi esegwita l-istruzzjoni tal-fence. Jekk jogħġbok irreferi għat-Taqsima 3.2 għad-definizzjoni speċifika.

Tinterrompi r-reġistru tal-kontroll imniżżel (inestcr)

Dan ir-reġistru jintuża biex jindika l-istat tal-interruzzjoni tat-tbejjit u jekk jinfirex jew le, u biex jikkontrolla l-livell massimu tat-tbejjit. Jekk jogħġbok irreferi għat-Taqsima 3.2 għad-definizzjoni speċifika.

Dokumenti / Riżorsi

Mikroproċessur WH V3 [pdfManwal tal-Utent
Mikroproċessur V3, V3, Mikroproċessur

Referenzi

Manwal għall-Utent

Mikroproċessur WH V3

Istruzzjonijiet għall-Użu tal-Prodott

Mistoqsijiet Frekwenti

Fuqview

Karatteristiċi

Eċċezzjoni

PFIC u Kontroll tal-Interruzzjoni

Protezzjoni tal-Memorja Fiżika PMP

Debug Appoġġ

Lista tar-Reġistru tas-CSR

Reġistru tas-CSR definit mill-utent

Dokumenti / Riżorsi

Referenzi

Ħalli kumment

Ikkanċella tweġiba

A	B	C	D	E	F	G	H	I	J	K	L	M	N	O	P	Q	R	S	T	U	V	W	X	Y	Z
1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26

A	B	C	D	E	F	G	H	I	J	K	L	M	N	O	P	Q	R	S	T	U	V	W	X	Y	Z
1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26

A	B	C	D	E	F	G	H	I	J	K	L	M	N	O	P	Q	R	S	T	U	V	W	X	Y	Z
1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26