Qalba tat-Teknoloġija tal-Mikroċipp JTAG Gwida għall-Utent tal-Proċessuri tad-Debug

Introduzzjoni

Qalba JTAG Debug v4.0 jiffaċilita l-konnessjoni tal-Grupp ta' Azzjoni Konġunta għat-Testijiet (JTAG) proċessuri soft core kompatibbli mal-JTAG Labar TAP jew General Purpose Input/Output (GPIO) għad-debugging. Dan il-qalba IP tiffaċilita d-debugging ta' massimu ta' 16-il proċessur soft core f'apparat wieħed, u tipprovdi wkoll appoġġ għad-debugging ta' proċessuri fuq erba' apparati separati fuq GPIO.

Karatteristiċi

CoreJTAGId-debug għandu l-karatteristiċi ewlenin li ġejjin:

• Jipprovdi aċċess għad-drapp għall-JTAG interfaċċja permezz tal-JTAG TAPP.
• Jipprovdi aċċess għad-drapp għall-JTAG interfaċċja permezz tal-pinnijiet GPIO.
• Jikkonfigura l-appoġġ tal-Kodiċi IR għall-JTAG tħaffir ta' mini.
• Jappoġġja l-konnessjoni ta' apparati multipli permezz tal-JTAG TAPP.
• Jappoġġja l-debugging multi-proċessur.
• Tippromwovi sinjali separati ta 'arloġġ u reset għar-riżorsi ta' rotta baxxi.
• Jappoġġja kemm ir-reset tal-mira attiva-baxx kif ukoll attiva-għoli.
• Jappoġġja l-JTAG Interfaċċja tal-Monitor tas-Sigurtà (UJ)TAG_SEC) għal apparati PolarFire.

Verżjoni Core
Dan id-dokument japplika għal CoreJTAGDebug v4.0

Familji Appoġġjati

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• IGLOO
• IGLOOe/+

Użu u Prestazzjoni tal-Apparat

Id-dejta dwar l-użu u l-prestazzjoni hija elenkata fit-tabella li ġejja għall-familji tal-apparati appoġġjati. Id-dejta elenkata f'din it-tabella hija biss indikattiva. L-użu ġenerali tal-apparat u l-prestazzjoni tal-qalba huma dipendenti fuq is-sistema.
Tabella 1. Użu u Prestazzjoni tal-Apparat

Familja	Madum Sekwenzjali	Kombinatorjali	Total	Użu Apparat	Total %	Prestazzjoni (MHz)
PolarFire	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
SmartFusion2	17	120	56340	M2S050	0.24	69.47
IGLOO2	17	120	56340	M2GL050	0.24	68.76
SmartFusion	17	151	4608	A2F200M3F	3.65	63.53
IGLOO	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3P600	1.26	50

Nota: Id-dejta f'din it-tabella nkisbet bl-użu tal-Verilog RTL b'settings tipiċi ta 'sintesi u tqassim fuq -1 partijiet. Parametri tal-ogħla livell jew ġeneriċi tħallew f'settings default.

Deskrizzjoni Funzjonali

CoreJTAGId-debug juża l-UJTAG makro diffiċli biex tipprovdi aċċess għall-JTAG interfaċċja mid-drapp tal-FPGA. L-UJTAG Makro iebes jiffaċilita l-konnessjoni mal-output tal-kontrollur MSS jew ASIC TAP mid-drapp. Istanza waħda biss tal-UJTAG Il-makro huwa permess fid-drapp.
Figura 1-1. CoreJTAGDijagramma tal-Blokk tad-Debug

CoreJTAGId-debug fih istanzjazzjoni tal-uj_jtag kontrollur tal-mina, li jimplimenta JTAG kontrollur tal-mina biex jiffaċilita JTAG tunneling bejn programmer FlashPro u proċessur softcore fil-mira. Il-proċessur softcore huwa konness permezz tal-FPGAs dedikati JTAG pinnijiet tal-interfaċċja. Skenns IR mill-JTAG L-interfaċċja mhumiex aċċessibbli fid-drapp tal-FPGA. Għalhekk, il-protokoll tat-tunnel huwa meħtieġ biex jiffaċilita l-iskans IR u DR lejn il-mira tad-debug, li jappoġġja l-istandard tal-industrija JTAG interface. Il-kontrollur tal-mina jiddekodifika l-pakkett tal-mina trasferit bħala skan DR u jiġġenera skan IR jew DR riżultanti, ibbażat fuq il-kontenut tal-pakkett tal-mina u l-kontenut tar-reġistru IR ipprovdut permezz tal-UIREG. Il-kontrollur tal-mina jiddekodifika wkoll il-pakkett tal-mina, meta l-kontenut tar-reġistru IR jaqbel mal-kodiċi IR tiegħu.

Figura 1-2. Protokoll tal-Pakkett tal-Mina

Parametru ta' konfigurazzjoni jipprovdi konfigurazzjoni tal-kodiċi IR użat mill-kontrollur tal-mina. Biex tiġi ffaċilitata d-debugging ta' proċessuri softcore multipli f'disinn wieħed, in-numru ta' kontrolluri tal-mina istanzjati huwa konfigurabbli minn 1-16, u jipprovdi JTAG Interfaċċja konformi ma' kull proċessur fil-mira. Dawn il-proċessuri fil-mira huma indirizzabbli permezz ta' kodiċi IR uniku stabbilit fil-ħin tal-istanzazzjoni.

Buffer CLKINT jew BFR huwa instanzjat fuq il-linja TGT_TCK ta 'kull interface ta' debug tal-proċessur fil-mira.

Il-linja URSTB mill-UJTAG il-makro (TRSTB) hija promossa għal riżorsa globali fi ħdan CoreJTAGDebug. Inverter fakultattiv jitqiegħed fuq il-linja TGT_TRST fi ħdan CoreJTAGDebug għal konnessjoni ma' mira ta' debug, li mbagħad hija mistennija li tkun konnessa ma' sors ta' reset attiv-għoli. Jiġi kkonfigurat meta jiġi preżunt li s-sinjal TRSTB li jkun dieħel mill-JTAG TAP huwa attiv baxx. Jekk din il-konfigurazzjoni teħtieġ mira waħda jew aktar ta' debug, se tiġi kkunsmata riżorsa addizzjonali ta' routing globali.

Il-linja URSTB mill-UJTAG il-makro (TRSTB) hija promossa għal riżorsa globali fi ħdan CoreJTAGDebug. Inverter fakultattiv jitqiegħed fuq il-linja TGT_TRST fi ħdan CoreJTAGDebug għal konnessjoni ma' mira ta' debug, li mbagħad hija mistennija li tkun konnessa ma' sors ta' reset attiv-għoli. Jiġi kkonfigurat meta jiġi preżunt li s-sinjal TRSTB li jkun dieħel mill-JTAG TAP huwa attiv baxx. TGT_TRSTN huwa l-output attiv baxx awtomatiku għall-mira tad-debug. Jekk din il-konfigurazzjoni teħtieġ mira waħda jew aktar tad-debug, se tiġi kkunsmata riżorsa addizzjonali ta' rottaġġ globali.

Figura 1-3. CoreJTAGDebugging tad-Data Serjali u l-Arloġġ

Apparat Chaining

Irreferi għall-Gwidi tal-Utent tal-Programmazzjoni tal-FPGA għall-bord tal-iżvilupp speċifiku jew il-familja. Kull bord ta 'żvilupp jista' jopera f'vol differentitages, u tista 'tagħżel li tivverifika jekk huwiex possibbli bil-pjattaformi ta' żvilupp tagħhom. Ukoll, jekk qed tuża bordijiet ta 'żvilupp multipli, kun żgur li, jaqsmu bażi komuni.

Permezz ta' FlashPro Header
Biex tappoġġja l-ikkatenjar ta 'apparati multipli fid-drapp bl-użu tal-header FlashPro, każijiet multipli ta' uj_jtag huma meħtieġa. Din il-verżjoni tal-qalba tipprovdi aċċess għall-massimu ta' 16-il qalba mingħajr il-ħtieġa li tisstanzja manwalment uj_jtag. Kull qalba għandha Kodiċi IR uniku (minn 0x55 sa 0x64) li se jipprovdi aċċess għall-qalba speċifika li taqbel mal-kodiċi ID.

Figura 1-4. Proċessuri Multipli f'Apparat Waħdieni

Biex tuża CoreJTAGDebugging fuq apparati multipli, wieħed mill-apparati jeħtieġ li jsir il-master. Dan l-apparat fih il-CoreJTAGQalba tad-debug. Kull proċessur imbagħad jiġi konness kif ġej:
Figura 1-5. Proċessuri Multipli F'Żewġ Apparati

Biex tiddibaggja qalba fuq bord ieħor, il-JTAG sinjali minn CoreJTAGId-debugs jiġu promossi għal pins tal-ogħla livell fl-SmartDesign. Dawn imbagħad jiġu konnessi mal-JTAG sinjali direttament fuq il-proċessur.
Nota: CoreJTAGId-debug, fit-tieni disinn tal-bord, huwa fakultattiv. Innota li l-UJ_JTAG Il-makro u l-header FlashPro ma jintużawx fit-tieni disinn tal-bord.

Biex tagħżel proċessur għad-debugging f'SoftConsole, ikklikkja l-konfigurazzjonijiet tad-debug, u mbagħad ikklikkja t-tab Debugger.

Il-kmand, muri fl-immaġni li ġejja, jiġi esegwit.

Figura 1-6. Konfigurazzjoni tad-Debugger UJ_JTAG_IRCODE

L-UJ_JTAG_IRCODE jista' jinbidel skont liema proċessur qed tiddibaggja. Pereżempjuample: biex tiddibaggja proċessur f'Apparat 0, l-UJ_JTAG_IRCODE jista' jiġi ssettjat għal 0x55 jew 0x56.

Permezz tal-GPIO
Biex tiddibaggja fuq GPIO, il-parametru UJTAG _BYPASS huwa magħżul. Qlub wieħed u erba' qalba jistgħu jiġu debuggjati fuq headers jew pins GPIO. Biex tmexxi sessjoni ta' debug bl-użu ta' GPIOs minn SoftConsole v5.3 jew ogħla, il-Konfigurazzjoni tad-Debug trid tiġi ssettjata kif ġej:
Figura 1-7. Konfigurazzjoni tad-debugger GPIO

Nota: Jekk qed tiddibaggja fuq GPIO, ma tistax tiddibaggja l-proċessur fl-istess ħin permezz tal-FlashPro Header jew l-Embedded FlashPro5, fuq il-bordijiet tal-iżvilupp. Per example: FlashPro Header jew Embedded FlashPro5 huma disponibbli biex jiffaċilitaw id-debug bl-użu ta 'Identifika jew SmartDebug.
Figura 1-8. Debugging Fuq Pinnijiet GPIO

Device Chaining permezz ta' Pinnijiet GPIO
Biex tappoġġja l-ikkatenar ta' apparati multipli permezz ta' GPIO, l-UJTAGIl-parametru _BYPASS jeħtieġ li jintgħażel. Imbagħad is-sinjali TCK, TMS, u TRSTb jistgħu jiġu promossi għal portijiet tal-ogħla livell. Il-proċessuri fil-mira kollha għandhom TCK, TMS, u TRSTb. Dawn mhumiex murija hawn taħt.
Figura 1-9. Apparat Chaining Permezz Pinnijiet GPIO

F'J bażikuTAG katina, it-TDO ta' proċessur jikkonnettja mat-TDI ta' proċessur ieħor, u jkompli sakemm il-proċessuri kollha jkunu konnessi ma' katina, b'dan il-mod. It-TDI tal-ewwel proċessur u t-TDO tal-aħħar proċessur jikkonnettjaw mal-JTAG programmatur li jikkatena l-proċessuri kollha. Il-JTAG Is-sinjali mill-proċessuri huma mgħoddija lejn CoreJTAGDebug, fejn jistgħu jiġu kkatenati. Jekk il-katina bejn apparati multipli tkun tlestiet, l-apparat b'CoreJTAGId-debug isir l-apparat ewlieni.

F'xenarju ta' debug GPIO, fejn Kodiċi IR ma jkunx allokat għal kull proċessur, tintuża skript OpenOCD modifikat biex tagħżel liema apparat qed jiġi debugged. Skript OpenOCD huwa modifikat biex jagħżel liema apparat jiġi debugged. Għal disinn Mi-V, il- file jinstab fil-post ta' installazzjoni ta' SoftConsole, taħt openocd/scripts/board/microsemi-riscv.cfg. Għall-proċessuri l-oħra, il- files jinstabu fl-istess post openocd.
Nota:  L-għażliet tal-Konfigurazzjoni tad-Debug jeħtieġ ukoll li jiġu aġġornati, jekk il- file tissejjaħ mill-ġdid

Figura 1-10. Debug Konfigurazzjoni

Iftaħ username-riscv-gpio-chain.cfg, li ġej huwa example ta 'dak li għandu jidher:

Figura 1-11. Konfigurazzjoni tal-MIV File

Is-settings li ġejjin jaħdmu għal debugging ta 'apparat wieħed fuq GPIO. Għall-debugging ta 'katina, jeħtieġ li jiżdiedu kmandi addizzjonali, sabiex l-apparati li mhumiex debugged jitpoġġew fil-modalità bypass.

Għal żewġ proċessuri f'katina, is-segwenti sampil-kmand huwa esegwit:

Dan jippermetti d-debugging ta' Target softcore Processor 1 billi tpoġġi Target softcore Processor 0 fil-modalità bypass. Biex tiddibaggja l-Proċessur softcore Target 0, jintuża l-kmand li ġej:

Nota:  L-unika differenza bejn dawn iż-żewġ konfigurazzjonijiet hija li s-sors, li qed isejjaħ il-konfigurazzjoni Microsemi RISCV file (microsemi-riscv.cfg) jew jiġi l-ewwel, meta tiddibaggja Target softcore Processor 0, jew it-tieni, meta tiddibaggja Target Softcore Processor 1. Għal aktar minn żewġ apparati fil-katina, j addizzjonalitag huwa miżjud newtaps. Per example, jekk hemm tliet proċessuri f'katina, allura jintuża l-kmand li ġej:

Figura 1-12. Eżample Debug System

Interface

Is-sezzjonijiet li ġejjin jiddiskutu informazzjoni relatata mal-interface.

Parametri tal-Konfigurazzjoni

L-għażliet ta' konfigurazzjoni għal CoreJTAGId-debugs huma deskritti fit-tabella li ġejja. Jekk tkun meħtieġa konfigurazzjoni għajr dik awtomatika, uża l-kaxxa tad-djalogu tal-Konfigurazzjoni fi SmartDesign biex tagħżel il-valuri xierqa għall-għażliet konfigurabbli.
Tabella 2-1. CoreJTAGGħażliet ta' Konfigurazzjoni tad-Debug

Isem	Firxa Valida	Default	Deskrizzjoni
NUM_DEBUG_TGTS	1-16	1	In-numru ta' miri ta' debug disponibbli permezz ta' FlashPro (UJTAG_DEBUG = 0) huwa 1-16. In-numru ta' miri ta' debug disponibbli permezz ta' GPIO (UJTAG_DEBUG = 1) huwa 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG Kodiċi IR, wieħed għal kull mira ta' debug. Il-valur speċifikat irid ikun uniku għal din il-mira ta' debug. Il-kontrollur tal-mina assoċjat ma' din l-interfaċċja tal-mira ta' debug imexxi biss it-TDO u jmexxi l-interfaċċja tad-debug fil-mira, meta l-kontenut tar-reġistru IR jaqbel ma' dan il-kodiċi IR.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: L-output ta' TGT_TRSTN_x huwa konness ma' forma globali tal-output URSTB attiv-baxx tal-UJTAG makro.1: L-output TGT_TRST huwa konness internament ma' forma globali maqluba tal-output URSTB attiv-baxx tal-UJTAG makro. Riżorsa żejda ta' routing globali tiġi kkunsmata jekk dan il-parametru jiġi ssettjat għal 1 għal kwalunkwe mira ta' debug.
UJTAG_BYPASS	0-1	0	0: GPIO Debug huwa diżattivat, Debug huwa disponibbli permezz tal-FlashPro Header jew Embedded FlashPro5.1: GPIO Debug huwa attivat, Debug huwa disponibbli permezz ta 'pinnijiet GPIO magħżula mill-utent fuq il-bord.Nota:  Meta l-Debugging isir permezz ta 'GPIO, il-kmand tad-debug li ġej jiġi eżegwit fl-għażliet tad-debug ta' SoftConsole: "—kmand "set FPGA_TAP N"".
UJTAG_SEK_EN	0-1	0	0: UJTAG makro hija magħżula jekk UJTAG_BYPASS = 0. 1: UJTAGIl-makro _SEC hija magħżula jekk UJTAG_BYPASS= 0.Nota:  Dan il-parametru japplika biss għal PolarFire. Jiġifieri, FAMILJA = 26.

Deskrizzjonijiet tas-Sinjali
It-tabella li ġejja telenka d-deskrizzjonijiet tas-sinjali għal CoreJTAGDebuggjar.
Tabella 2-2. CoreJTAGDebuggjar tas-Sinjali I/O

Isem	Firxa Valida	Default	Deskrizzjoni
NUM_DEBUG_TGTS	1-16	1	In-numru ta' miri ta' debug disponibbli permezz ta' FlashPro (UJTAG_DEBUG = 0) huwa 1-16. In-numru ta' miri ta' debug disponibbli permezz ta' GPIO (UJTAG_DEBUG = 1) huwa 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG Kodiċi IR, wieħed għal kull mira ta' debug. Il-valur speċifikat irid ikun uniku għal din il-mira ta' debug. Il-kontrollur tal-mina assoċjat ma' din l-interfaċċja tal-mira ta' debug imexxi biss it-TDO u jmexxi l-interfaċċja tad-debug fil-mira, meta l-kontenut tar-reġistru IR jaqbel ma' dan il-kodiċi IR.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: L-output ta' TGT_TRSTN_x huwa konness ma' forma globali tal-output URSTB attiv-baxx tal-UJTAG makro.1: L-output TGT_TRST huwa konness internament ma' forma globali maqluba tal-output URSTB attiv-baxx tal-UJTAG makro. Riżorsa żejda ta' routing globali tiġi kkunsmata jekk dan il-parametru jiġi ssettjat għal 1 għal kwalunkwe mira ta' debug.
UJTAG_BYPASS	0-1	0	0: GPIO Debug huwa diżattivat, Debug huwa disponibbli permezz tal-FlashPro Header jew Embedded FlashPro5.1: GPIO Debug huwa attivat, Debug huwa disponibbli permezz ta 'pinnijiet GPIO magħżula mill-utent fuq il-bord.Nota:  Meta l-Debugging isir permezz ta 'GPIO, il-kmand tad-debug li ġej jiġi eżegwit fl-għażliet tad-debug ta' SoftConsole: "—kmand "set FPGA_TAP N"".
UJTAG_SEK_EN	0-1	0	0: UJTAG makro hija magħżula jekk UJTAG_BYPASS = 0. 1: UJTAGIl-makro _SEC hija magħżula jekk UJTAG_BYPASS= 0.Nota:  Dan il-parametru japplika biss għal PolarFire. Jiġifieri, FAMILJA = 26.

Noti:

• Is-sinjali kollha fil-JTAG Il-lista tal-portijiet TAP ta' hawn fuq trid tiġi promossa għal portijiet ta' livell għoli fi SmartDesign.
• Il-Portijiet tal-SEC huma disponibbli biss meta UJTAG_SEC_EN huwa attivat permezz ta' CoreJTAGIl-GUI tal-konfigurazzjoni tad-debug.
• Oqgħod attent b'mod partikolari meta tqabbad l-input tal-EN_SEC. Jekk l-EN_SEC jiġi promoss għal port ta' livell għoli (pin tal-input tal-apparat), trid taċċessa l-Ikkonfigura l-Istati I/O Matul JTAG It-taqsima tal-ipprogrammar tad-Disinn tal-Programm fil-fluss Libero u kun żgur li l-Istat I/0 (Output Biss) għall-port EN_SEC huwa ssettjat għal 1.

Irreġistra Mappa u Deskrizzjonijiet

M'hemm l-ebda reġistri għal CoreJTAGDebuggjar.

Fluss tal-Għodda

Is-sezzjonijiet li ġejjin jiddiskutu informazzjoni relatata mal-fluss tal-għodda.

Liċenzja

Mhux meħtieġa liċenzja biex tuża dan l-IP Core ma' Libero SoC.

RTL
Il-kodiċi RTL komplut huwa pprovdut għall-qalba u l-bankijiet tat-test, li jippermetti li l-qalba tiġi instanzjata bi SmartDesign. Simulazzjoni, Sintesi, u Layout jistgħu jitwettqu fi ħdan Libero SoC.

SmartDesign
Eżample instantiated view ta' CoreJTAGId-debug jidher fil-figura li ġejja. Għal aktar informazzjoni dwar l-użu ta' SmartDesign biex toħloq u tiġġenera qlub, irreferi għall-Gwida għall-Utent dwar l-Użu ta' DirectCore f'Libero® SoC.
Figura 4-1. SmartDesign CoreJTAGIstanza tad-Debug View bl-użu ta' JTAG Header

Figura 4-2. SmartDesign CoreJTAGIstanza ta' Debug bl-użu ta' Pinnijiet GPIO

Konfigurazzjoni ta' CoreJTAGDebug f'SmartDesign

Il-qalba hija kkonfigurata bl-użu tal-konfigurazzjoni GUI fi SmartDesign. Example tal-GUI jidher fil-figura li ġejja.
Figura 4-3. Konfigurazzjoni ta' CoreJTAGDebug f'SmartDesign

Għal PolarFire, l-UJTAG_SEC tagħżel l-UJTAGMakro _SEC minflok l-UJTAG makro meta UJTAG_BYPASS huwa diżattivat. Jiġi injorat għall-familji l-oħra kollha.
In-Numru ta' Miri ta' Debug huwa konfigurabbli sa 16-il mira ta' debug, b'UJTAG_BYPASS diżattivat u sa 4 miri ta' debug, b'UJTAG_BYPASS attivat.
UJTAG_BYPASS jagħżel id-debugging permezz tal-UJTAG u l-header tal-FlashPro, u debugging permezz tal-pinnijiet tal-GPIO.
Il-Kodiċi IR fil-Mira huwa l-JTAG Kodiċi IR mogħti lill-mira tad-debug. Dan irid ikun valur uniku fil-medda speċifikata f' Tabella 2-1.

Flussi ta' Simulazzjoni

CoreJ jipprovdi testbench għall-utentTAGDebug. Biex tħaddem simulazzjonijiet:

1. Agħżel il-fluss tat-test tal-utent fi ħdan l-SmartDesign.
2. Ikklikkja Save u Iġġenera fil-pannell Iġġenera. Agħżel il-bank tat-test tal-utent mill-GUI tal-Konfigurazzjoni Core.

Meta SmartDesign jiġġenera l-proġett Libero, jinstalla l-bank tat-test tal-utent files. Biex tħaddem il-bank tat-test tal-utent:

1. Issettja l-għerq tad-disinn għall-CoreJTAGIbdel l-istanzazzjoni tad-debug fil-ħġieġa tal-ġerarkija tad-disinn ta' Libero.
2. Ikklikkja Ivverifika Disinn Pre-Sintetizzat > Issimula fit-tieqa Libero Design Flow. Dan jibda ModelSim u awtomatikament imexxi s-simulazzjoni.

Sinteżi fil-Libero

Biex tmexxi Sintesi:

1. Ikklikkja l-ikona Sintetizza fit-tieqa tal-Fluss tad-Disinn tal-Libero SoC biex tisintetizza l-qalba. Alternattivament, ikklikkja l-lemin fuq l-għażla Synthesize fit-tieqa tal-Fluss tad-Disinn, u agħżel Iftaħ Interattiv. It-tieqa tas-Sinteżi turi l-proġett Synplify®.
2. Ikklikkja l-ikona Mexxi.
   Nota: Għal RTG4, hemm twissija mtaffija ta' avveniment temporanju (SET), li tista' tiġi injorata peress li dan l-IP jintuża biss għal skopijiet ta' żvilupp u mhux se jintuża f'ambjent ta' radjazzjoni.

Post u Rotta f'Libero

Ladarba s-Sinteżi titlesta, ikklikkja l-ikona Post u Rotta f'Libero SoC biex tibda l-proċess ta' tqegħid.

Programmazzjoni tal-Apparat

Jekk tintuża l-karatteristika UJAG_SEC u EN_SEC jiġi promoss għal port ta' livell għoli (pin tad-dħul tal-apparat), trid taċċessa l-Ikkonfigura l-Istati I/O Matul JTAG It-taqsima tal-ipprogrammar tad-Disinn tal-Programm fil-fluss Libero u kun żgur li l-Istat I/0 (Output Biss) għall-port EN_SEC huwa ssettjat għal 1.

Din il-konfigurazzjoni hija meħtieġa biex tinżamm l-aċċess għall-JTAG port għall-ipprogrammar mill-ġdid tal-apparat, għaliex il-valur definit tar-Reġistru tal-Iskannjar tal-Konfini (BSR) jegħleb kwalunkwe livell loġiku estern fuq EN_SEC waqt l-ipprogrammar mill-ġdid.

Integrazzjoni tas-Sistema

Is-sezzjonijiet li ġejjin jiddiskutu l-informazzjoni relatata mal-integrazzjoni tas-sistema.

Disinn tal-Livell tas-Sistema għal IGLOO2/RTG4

Il-figura li ġejja turi r-rekwiżiti tad-disinn biex titwettaq JTAG debugging ta' proċessur softcore, li jinsab fid-drapp minn SoftConsole sal-JTAG interfaċċja għal apparati IGLOO2 u RTG4.
Figura 5-1. RTG4/IGLOO2 JTAG Disinn tad-Debug

Disinn tal-Livell tas-Sistema għal SmartFusion2

Il-figura li ġejja turi r-rekwiżiti tad-disinn biex titwettaq JTAG debugging ta' proċessur softcore, li jinsab fid-drapp minn SoftConsole għall-JTAG interfaċċja għal apparati SmartFusion2.
Figura 5-2. SmartFusion2 JTAG Disinn tad-Debug

UJTAG_SEC

Għall-familja ta' apparati PolarFire, din ir-rilaxx tippermetti lill-utent jagħżel bejn UJTAG u l-UJTAG_SEC, l-UJTAGIl-parametru _SEC_EN fil-GUI se jintuża biex jintgħażel liema wieħed huwa mixtieq.

Il-figura li ġejja turi dijagramma sempliċi li tirrappreżenta l-interfaċċji fiżiċi tal-UJTAG/UJTAG_SEC f'PolarFire.

Figura 5-3. PolarFire UJTAGMakro _SEC

Limitazzjonijiet tad-Disinn

Id-disinji b'CoreJTAGId-debug jirrikjedi li l-applikazzjoni ssegwi r-restrizzjonijiet, fil-fluss tad-disinn, biex tippermetti li l-analiżi tal-ħin tintuża fid-dominju tal-arloġġ tat-TCK.

Biex iżżid ir-restrizzjonijiet:

1. Jekk jintuża l-fluss tar-Restrizzjoni Mtejba f'Libero v11.7 jew ogħla, ikklikkja darbtejn Restrizzjonijiet > Immaniġġja Restrizzjonijiet fit-tieqa DesignFlow u kklikkja fuq it-tab Żmien.
2. Fit-tab Timing tat-tieqa tal-Maniġer tar-Restrizzjonijiet, ikklikkja Ġdid biex toħloq SDC ġdid file, u semmi l- file. Ir-restrizzjonijiet tad-Disinn jinkludu r-restrizzjonijiet tas-sors tal-arloġġ li jistgħu jiddaħħlu f'dan l-SDC vojt file.
3. Jekk ir-Restrizzjoni Klassika tiċċirkola f'Libero v11.7 jew ogħla tintuża, ikklikkja Oħloq Limitazzjonijiet > Limitazzjoni ta' Żmien, fit-tieqa tal-Fluss tad-Disinn, u mbagħad ikklikkja Oħloq Limitazzjoni Ġdida. Dan joħloq SDC ġdid file. Ir-restrizzjonijiet tad-disinn jinkludu r-restrizzjonijiet tas-sors tal-arloġġ, li jiddaħħlu f'dan l-SDC vojt file.
4. Ikkalkula l-perjodu TCK u nofs il-perjodu. TCK huwa ssettjat għal 6 MHz meta d-debugging isir bi FlashPro, u huwa ssettjat għal frekwenza massima ta '30 MHz meta d-debugging huwa appoġġjat minn FlashPro5. Wara li tkun lestejt dan il-pass, daħħal ir-restrizzjonijiet li ġejjin fl-SDC file:
   create_clock -name { TCK } \
   • perjodu TCK_PERIOD \
   • waveform { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] Per example, ir-restrizzjonijiet li ġejjin huma applikati għal disinn li juża frekwenza TCK ta '6 MHz.
     create_clock -name { TCK } \
   • perjodu 166.67 \
   • forma tal-mewġ { 0 83.33 } \ [ get_ports { TCK } ]
5. Assoċja r-restrizzjonijiet kollha files bis-Sinteżi, il-Post u r-Rotta, u l-Verifika tal-Ħin stages fil- Maniġer tar-Restrizzjoni > Tab tal-ħin. Dan jitlesta billi jintgħażlu l-kaxxi ta' kontroll relatati għall-SDC files li fihom iddaħħlu r-restrizzjonijiet

Storja tar-Reviżjoni

Isem tal-Port	Wisa'	Direzzjoni	Deskrizzjoni
JTAG Portijiet tat-TAP
TDI	1	Input	Test Data In. Input tad-dejta serjali minn TAP.
TCK	1	Input	Arloġġ tat-Test. Sors tal-arloġġ għall-elementi sekwenzjali kollha fi ħdan CoreJTAGDebuggjar.
TMS	1	Input	Agħżel il-Modalità tat-Test.
TDO	1	Output	Dejta tat-test barra. Output tad-dejta tas-serje lil TAP.
TRSTB	1	Input	Test Irrisettja. Input ta' reset baxx attiv minn TAP.
JTAG Portijiet Mira X
TGT_TDO_x	1	Input	Id-dejta tat-test mill-mira tad-debug x għat-TAP. Qabbad mal-port TDO fil-mira.
TGT_TCK_x	1	Output	Ittestja l-output tal-Arloġġ biex tiddibaggja l-mira x. It-TCK jiġi promoss għal xibka globali b'asimmetrija baxxa internament fi ħdan CoreJ.TAGDebuggjar.
TGT_TRST_x	1	Output	Reset tat-Test Attiv-Għoli. Użat biss meta TGT_ACTIVE_HIGH_RESET_x =1
TGT_TRSTN_x	1	Output	Reset tat-Test Attiv-Baxx. Użat biss meta TGT_ACTIVE_HIGH_RESET_x =0
TGT_TMS_x	1	Output	Modalità tat-Test Agħżel l-output biex tiddibaggja l-mira x.
TGT_TDI_x	1	Output	Test Data In. Input tad-dejta tas-serje mill-mira tad-debug x.
UJTAG_BYPASS_TCK_x	1	Input	Test Clock input biex tiddibaggja mira x mill-pin GPIO.
UJTAG_BYPASS_TMS_x	1	Input	Modalità tat-Test Agħżel biex tiddibaggja l-mira x mill-pin GPIO.
UJTAG_BYPASS_TDI_x	1	Input	Dejta tat-Test Fi, Data tas-serje biex tiddibaggja l-mira x mill-pin GPIO.
UJTAG_BYPASS_TRSTB_x	1	Input	Test Irrisettja. Irrisettja l-input biex tiddibaggja l-mira x mill-pin GPIO.
UJTAG_BYPASS_TDO_x	1	Output	Test Data Out, Dejta serjali mill-mira tad-debug x mill-pin GPIO.
Portijiet tas-SEC
EN_SEC	1	Input	Jippermetti s-Sigurtà. Jippermetti lid-disinn tal-utent biex jegħleb l-input estern tat-TDI u TRSTB għat-TAP.Attenzjoni: Oqgħod attent ħafna meta tikkonnettja dan il-port. Ara n-nota hawn taħt u l-Ipprogrammar tal-Apparat għal aktar dettalji.
TDI_SEC	1	Input	TDI Sigurtà override. Jissupera l-input estern tat-TDI għat-TAP meta EN_SEC tkun GĦOLJA.
TRSTB_SEC	1	Input	TRSTB Sigurtà override. Jissupera l-input estern tat-TRSTB għat-TAP meta SEC_EN tkun GĦOLJA.
UTRSTB	1	Output	Test Reset Monitor
UTMS	1	Output	Mod tat-Test Agħżel Monitor

Il-Mikroċippa Websit

Microchip jipprovdi appoġġ onlajn permezz tagħna websit fuq www.microchip.com/. Dan websit huwa użat biex tagħmel files u informazzjoni faċilment disponibbli għall-klijenti. Uħud mill-kontenut disponibbli jinkludi:

• Appoġġ għall-Prodott – Folji tad-dejta u errata, noti tal-applikazzjoni u sample programmi, riżorsi tad-disinn, gwidi tal-utent u dokumenti ta 'appoġġ tal-ħardwer, l-aħħar rilaxxi ta' softwer u softwer arkivjat
• Appoġġ Tekniku Ġenerali – Mistoqsijiet Frekwenti (FAQs), talbiet ta’ appoġġ tekniku, gruppi ta’ diskussjoni onlajn, lista tal-membri tal-programm tal-imsieħba tad-disinn ta’ Microchip
• Negozju ta' Microchip – Selettur tal-prodotti u gwidi tal-ordnijiet, l-aħħar stqarrijiet għall-istampa tal-Mikroċipp, elenku ta’ seminars u avvenimenti, listi tal-uffiċċji tal-bejgħ tal-Mikroċipp, distributuri u rappreżentanti tal-fabbriki

Servizz ta' Notifika ta' Bidla fil-Prodott

Is-servizz ta 'notifika tal-bidla tal-prodott ta' Microchip jgħin biex iżomm lill-klijenti kurrenti dwar il-prodotti Microchip. L-abbonati se jirċievu notifika bl-email kull meta jkun hemm bidliet, aġġornamenti, reviżjonijiet jew errata relatati ma 'familja ta' prodotti speċifikata jew għodda ta 'żvilupp ta' interess.

Biex tirreġistra, mur fuq www.microchip.com/pcn u segwi l-istruzzjonijiet tar-reġistrazzjoni Customer Support  L-utenti tal-prodotti Microchip jistgħu jirċievu assistenza permezz ta’ diversi mezzi:

• Distributur jew Rappreżentant
• Uffiċċju tal-Bejgħ Lokali
• Appoġġ Tekniku tal-Inġinier tas-Soluzzjonijiet Inkorporati (ESE) Il-klijenti għandhom jikkuntattjaw lid-distributur, ir-rappreżentant jew l-ESE tagħhom għall-appoġġ. Uffiċċji tal-bejgħ lokali huma wkoll disponibbli biex jgħinu lill-klijenti. Lista ta' uffiċċji u postijiet tal-bejgħ hija inkluża f'dan id-dokument.

L-appoġġ tekniku huwa disponibbli permezz tal- websit fuq: www.microchip.com/support

Karatteristika tal-Protezzjoni tal-Kodiċi tat-Tagħmir tal-Mikroċippa

Innota d-dettalji li ġejjin tal-karatteristika tal-protezzjoni tal-kodiċi fuq it-tagħmir Microchip:

• Il-prodotti tal-Mikroċippa jissodisfaw l-ispeċifikazzjonijiet li jinsabu fl-Iskeda tad-Data tal-Mikroċippa partikolari tagħhom.
• Microchip jemmen li l-familja ta 'prodotti tagħha hija sigura meta tintuża fil-mod maħsub u taħt kundizzjonijiet normali.
• Hemm metodi diżonesti u possibilment illegali li qed jintużaw f'tentattivi biex jiksru l-karatteristiċi ta 'protezzjoni tal-kodiċi tal-apparati Microchip. Aħna nemmnu li dawn il-metodi jeħtieġu l-użu tal-prodotti tal-Mikrochip b'mod barra mill-ispeċifikazzjonijiet operattivi li jinsabu fid-Data Sheets ta' Microchip. Tentattivi biex jinkiser dawn il-karatteristiċi ta' protezzjoni tal-kodiċi, x'aktarx, ma jistgħux jitwettqu mingħajr ma jinkisru d-drittijiet tal-proprjetà intellettwali tal-Microchip.
• Microchip huwa lest li jaħdem ma 'kull klijent li huwa mħasseb dwar l-integrità tal-kodiċi tiegħu.
• La Microchip u lanqas kwalunkwe manifattur ieħor tas-semikondutturi ma jistgħu jiggarantixxu s-sigurtà tal-kodiċi tiegħu. Il-protezzjoni tal-kodiċi ma tfissirx li qed niggarantixxu li l-prodott huwa "li ma jinkisirx." Il-protezzjoni tal-kodiċi qed tevolvi kontinwament. Aħna fil-Microchip aħna impenjati li ntejbu kontinwament il-karatteristiċi tal-protezzjoni tal-kodiċi tal-prodotti tagħna. Tentattivi biex tinkiser il-karatteristika ta' protezzjoni tal-kodiċi ta' Microchip jistgħu jkunu ksur tal-Att dwar id-Dritt tal-Millenju Diġitali. Jekk atti bħal dawn jippermettu aċċess mhux awtorizzat għas-softwer tiegħek jew xogħol ieħor bid-drittijiet tal-awtur, jista' jkollok id-dritt li tfittex għal eżenzjoni taħt dak l-Att.

Avviż Legali

L-informazzjoni li tinsab f'din il-pubblikazzjoni hija pprovduta għall-iskop uniku tad-disinn bi u l-użu tal-prodotti Microchip. L-informazzjoni dwar l-applikazzjonijiet tal-apparat u affarijiet simili hija pprovduta biss għall-konvenjenza tiegħek u tista’ tiġi sostitwita minn aġġornamenti. Hija r-responsabbiltà tiegħek li tiżgura li l-applikazzjoni tiegħek tilħaq l-ispeċifikazzjonijiet tiegħek.
DIN L-INFORMAZZJONI HIJA PROVVISTA MILL-MICROCHIP “KIF INHI”. MIKROCHIP MA TAGĦMEL L-EBDA RAPPREŻENTAZZJONIJIET
JEW GARANZIJI TA’ KULL TIP KEMM KEMM ESPLIĊI JEW IMPLICITI, BIL-MIKTUB JEW ORALI, STATUTORI
JEW MOD IEĦOR, RELATATI MA' L-INFORMAZZJONI INKLUŻI IMMA MHUX LIMITAT GĦAL XI IMPLIKAZZJONI
GARANZIJI TA’ NUQQAS TA’ KIS, ABILITÀ NEGOZJANTI, U ADATTITÀ GĦAL GĦAN PARTIKOLARI JEW GARANZIJI RELATATI MAL-KONDIZZJONI, KWALITÀ, JEW PRESTAZZJONI TAGĦHA. FL-EBDA KAŻ MIKROCHIP MA JKUN RESPONSABBLI GĦAL KWALUNKWE TELF INDIRETT, SPEĊJALI, PUNITTIVI, INĊIDENTALI JEW KONSEKWENZJALI, ĦSARA, SPIŻA JEW SPEJJA TA’ KULL TIP RELATATI MA’ L-INFORMAZZJONI JEW L-UŻU TAGĦHA, IKUN IKKAWŻAT, ANKE JEKK IKUN KUMMUNENT TA’ MIKKOSSIBILITÀ. JEW IL-DANNI HUMA PREVESTIBLI. SAL-MEJN SĦIĦ PERMESS MILL-LIĠI, IR-RESPONSABBILTÀ TOTALI TA' MICROCHIP DWAR KOLLHA TALBIET B'KULL MOD RELATATI MA' L-INFORMAZZJONI JEW L-UŻU TAGĦHA MHUX SE TAQBED MILL-AMMONT TA' MIŻATI, JEKK HEKK, LI INTI ĦALLAS DIRETTAMENT LILL-MICROCHIP GĦALL-INFORMAZZJONI. L-użu ta 'apparati Microchip f'applikazzjonijiet ta' appoġġ għall-ħajja u/jew sigurtà huwa kompletament għar-riskju tax-xerrej, u x-xerrej jaqbel li jiddefendi, jindennizza u jżomm lil Microchip mingħajr ħsara minn kull ħsara, pretensjoni, ilbiesi, jew spejjeż li jirriżultaw minn tali użu. L-ebda liċenzja ma tingħata, impliċitament jew mod ieħor, taħt xi drittijiet ta' proprjetà intellettwali ta' Microchip sakemm ma jkunx iddikjarat mod ieħor.

L-AMERIKA	ASJA/PAĊIFIKU	ASJA/PAĊIFIKU	L-EWROPA
Uffiċċju Korporattiv2355 West Chandler Blvd. Chandler, AZ 85224-6199Tel: 480-792-7200Fax: 480-792-7277Appoġġ Tekniku: www.microchip.com/support Web Indirizz: www.microchip.com AtlantaDuluth, GATel: 678-957-9614 Fax: 678-957-1455Austin, TXTel: 512-257-3370Boston Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088ChicagoItasca, ILTel: 630-285-0071 Fax: 630-285-0075DallasAddison, TXTel: 972-818-7423Fax: 972-818-2924DetroitNovi, MITel: 248-848-4000Houston, TXTel: 281-894-5983Indianapolis Noblesville, IN Tel: 317-773-8323Fax: 317-773-5453Tel: 317-536-2380Los Angeles Mission Viejo, CA Tel: 949-462-9523Fax: 949-462-9608Tel: 951-273-7800Raleigh, NCTel: 919-844-7510New York, NYTel: 631-435-6000San Jose, CATel: 408-735-9110Tel: 408-436-4270Kanada – TorontoTel: 905-695-1980Fax: 905-695-2078	Awstralja – SydneyTel: 61-2-9868-6733Iċ-Ċina – BeijingTel: 86-10-8569-7000Iċ-Ċina – ChengduTel: 86-28-8665-5511Iċ-Ċina – ChongqingTel: 86-23-8980-9588Iċ-Ċina – DongguanTel: 86-769-8702-9880Ċina – GuangzhouTel: 86-20-8755-8029Iċ-Ċina – HangzhouTel: 86-571-8792-8115Iċ-Ċina – Hong Kong SARTel: 852-2943-5100Iċ-Ċina – NanjingTel: 86-25-8473-2460Iċ-Ċina – QingdaoTel: 86-532-8502-7355Iċ-Ċina – ShanghaiTel: 86-21-3326-8000Iċ-Ċina – ShenyangTel: 86-24-2334-2829Ċina – ShenzhenTel: 86-755-8864-2200Iċ-Ċina – SuzhouTel: 86-186-6233-1526Iċ-Ċina – WuhanTel: 86-27-5980-5300Iċ-Ċina – XianTel: 86-29-8833-7252Iċ-Ċina – XiamenTel: 86-592-2388138Iċ-Ċina – ZhuhaiTel: 86-756-3210040	Indja – BangaloreTel: 91-80-3090-4444Indja – New DelhiTel: 91-11-4160-8631Indja - PuneTel: 91-20-4121-0141Ġappun – OsakaTel: 81-6-6152-7160Ġappun – TokyoTel: 81-3-6880- 3770Korea – DaeguTel: 82-53-744-4301Korea – SeoulTel: 82-2-554-7200Malasja – Kuala LumpurTel: 60-3-7651-7906Malasja – PenangTel: 60-4-227-8870Filippini – ManilaTel: 63-2-634-9065SingaporTel: 65-6334-8870Tajwan – Hsin ChuTel: 886-3-577-8366Tajwan – KaohsiungTel: 886-7-213-7830Tajwan – TajpejTel: 886-2-2508-8600Tajlandja – BangkokTel: 66-2-694-1351Vjetnam – Ho Chi MinhTel: 84-28-5448-2100	L-Awstrija – WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Id-Danimarka – KopenħagenTel: 45-4485-5910Fax: 45-4485-2829Il-Finlandja – EspooTel: 358-9-4520-820Franza – PariġiTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Il-Ġermanja – GarchingTel: 49-8931-9700Il-Ġermanja – HaanTel: 49-2129-3766400Il-Ġermanja – HeilbronnTel: 49-7131-72400Il-Ġermanja – KarlsruheTel: 49-721-625370Il-Ġermanja – MunichTel: 49-89-627-144-0Fax: 49-89-627-144-44Il-Ġermanja – RosenheimTel: 49-8031-354-560Iżrael – Ra'ananaTel: 972-9-744-7705Italja – MilanTel: 39-0331-742611Fax: 39-0331-466781L-Italja – PadovaTel: 39-049-7625286Olanda – DrunenTel: 31-416-690399Fax: 31-416-690340Norveġja – TrondheimTel: 47-72884388Polonja – VarsavjaTel: 48-22-3325737Rumanija – BukarestTel: 40-21-407-87-50Spanja – MadridTel: 34-91-708-08-90Fax: 34-91-708-08-91L-Isvezja – GothenbergTel: 46-31-704-60-40L-Isvezja – StokkolmaTel: 46-8-5090-4654Renju Unit – WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820

Dokumenti / Riżorsi

Teknoloġija tal-Mikroċippa CoreJTAGDebug Proċessuri [pdfGwida għall-Utent CoreJTAGProċessuri tad-Debug, CoreJTAGDebug, Proċessuri

Referenzi

• Manwal għall-Utent