Intel Native Loopback Accelerator Unità Funzjonali (AFU)
Dwar dan id-Dokument
Konvenzjonijiet
Tabella 1. Konvenzjonijiet tad-Dokument
| Konvenzjoni | Deskrizzjoni |
| # | Jippreċedi kmand li jindika li l-kmand għandu jiddaħħal bħala root. |
| $ | Jindika kmand għandu jiddaħħal bħala utent. |
| Din it-tipa | Filel-ismijiet, il-kmandi u l-kliem kjavi huma stampati f'dan it-tipa. Linji ta' kmand twal huma stampati f'dan it-tipa. Għalkemm linji ta 'kmand twal jistgħu jingħalqu mal-linja li jmiss, ir-ritorn mhuwiex parti mill-kmand; tagħfasx enter. |
| Jindika li t-test tal-placeholder li jidher bejn il-parentesi tal-angoli għandu jiġi sostitwit b'valur xieraq. Daħħalx il-parentesi tal-angoli. |
Akronimi
Tabella 2. Akronimi
| Akronimi | Espansjoni | Deskrizzjoni |
| AF | Funzjoni Aċċeleratur | Immaġini ikkompilata tal-Aċċeleratur tal-Ħardwer implimentata fil-loġika FPGA li taċċellera applikazzjoni. |
| AFU | Unità Funzjonali tal-Aċċeleratur | Aċċeleratur tal-Ħardwer implimentat fil-loġika FPGA li jħott operazzjoni komputazzjonali għal applikazzjoni mis-CPU biex ittejjeb il-prestazzjoni. |
| API | Interface tal-Programmazzjoni tal-Applikazzjoni | Sett ta 'definizzjonijiet subrutine, protokolli, u għodod għall-bini ta' applikazzjonijiet tas-softwer. |
| ASE | Ambjent ta' Simulazzjoni AFU | Ambjent ta' ko-simulazzjoni li jippermettilek tuża l-istess applikazzjoni ospitanti u AF f'ambjent ta' simulazzjoni. ASE huwa parti mill-Intel® Acceleration Stack għall-FPGAs. |
| CCI-P | Core Cache Interface | CCI-P huwa l-interface standard li jużaw l-AFUs biex jikkomunikaw mal-host. |
| CL | Linja Cache | 64-byte linja cache |
| DFH | Header tal-Karatteristika tal-Apparat | Joħloq lista konnessa ta 'headers ta' karatteristiċi biex tipprovdi mod estensibbli ta 'żieda ta' karatteristiċi. |
| FIM | Maniġer tal-Interface FPGA | Il-ħardwer FPGA li fih l-FPGA Interface Unit (FIU) u interfaces esterni għall-memorja, netwerking, eċċ.
Il-Funzjoni tal-Aċċeleratur (AF) tgħaqqad mal-FIM fil-ħin tar-run. |
| FIU | Unità Interface FPGA | FIU huwa saff ta 'interface ta' pjattaforma li jaġixxi bħala pont bejn interfaces ta 'pjattaforma bħal PCIe*, UPI u interfaces tan-naħa AFU bħal CCI-P. |
| kompla... | ||
Korporazzjoni Intel. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel Corporation jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi. *Ismijiet u marki oħra jistgħu jiġu mitluba bħala proprjetà ta’ ħaddieħor.
| Akronimi | Espansjoni | Deskrizzjoni |
| MPF | Fabbrika tal-Proprjetajiet tal-Memorja | L-MPF huwa Basic Building Block (BBB) li l-AFUs jistgħu jużaw biex jipprovdu operazzjonijiet ta' iffurmar tat-traffiku CCI-P għal tranżazzjonijiet mal-FIU. |
| Msg | Messaġġ | Messaġġ – notifika ta' kontroll |
| NLB | Loopback Nattiv | L-NLB iwettaq jaqra u jikteb fuq il-link CCI-P biex jittestja l-konnettività u l-fluss. |
| RdLine_I | Aqra Linja Invalida | Talba għall-Aqra tal-Memorja, bi ħjiel tal-cache FPGA issettjat bħala invalidu. Il-linja mhix cache fl-FPGA, iżda tista 'tikkawża tniġġis tal-cache FPGA.
Nota: Il-cache tag isegwi l-istatus tat-talba għat-talbiet kollha pendenti fuq Intel Ultra Path Interconnect (Intel UPI). Għalhekk, minkejja li RdLine_I huwa mmarkat bħala invalidu mat-tlestija, jikkonsma l-cache tag temporanjament biex issegwi l-istatus tat-talba fuq UPI. Din l-azzjoni tista' tirriżulta fl-iżgumbrament ta' linja tal-cache, li tirriżulta fi tniġġis tal-cache. L-avvanztagL-użu ta' RdLine_I huwa li ma jiġix segwit mid-direttorju tas-CPU; għalhekk jipprevjeni snooping mis-CPU. |
| RdLine-S | Aqra Line Shared | Talba għall-qari tal-memorja b'ħjiel ta' cache FPGA ssettjat għal kondiviż. Isir attentat biex jinżamm fil-cache FPGA fi stat kondiviż. |
| WrLine_I | Ikteb Linja Invalida | Talba għall-Kitba tal-Memorja, bi ħjiel ta' cache FPGA issettjat bħala Invalidu. L-FIU tikteb id-dejta mingħajr l-intenzjoni li żżomm id-dejta fil-cache tal-FPGA. |
| WrLine_M | Ikteb Linja Modifikat | Talba għall-Kitba tal-Memorja, bil-ħjiel tal-cache FPGA issettjat għal Modifikat. L-FIU tikteb id-dejta u tħalliha fil-cache tal-FPGA fi stat modifikat. |
Glossarju tal-Aċċelerazzjoni
Tabella 3. Munzell ta' Aċċelerazzjoni għal CPU Intel Xeon® b'Glossarju tal-FPGAs
| Terminu | Abbrevjazzjoni | Deskrizzjoni |
| Intel Acceleration Stack għal Intel Xeon® CPU b'FPGAs | Munzell ta 'Aċċelerazzjoni | Ġabra ta’ softwer, firmware, u għodod li jipprovdu konnettività ottimizzata għall-prestazzjoni bejn Intel FPGA u proċessur Intel Xeon. |
| Karta ta' Aċċelerazzjoni Programmabbli Intel FPGA (Intel FPGA PAC) | Intel FPGA PAC | Kard tal-aċċeleratur PCIe FPGA. Fih FPGA Interface Manager (FIM) li jgħaqqad ma' proċessur Intel Xeon fuq il-bus PCIe. |
L-Unità Funzjonali tal-Aċċeleratur tal-Loopback Native (AFU)
Native Loopback (NLB) AFU Overview
- L-NLB sampl-AFUs jinkludu sett ta' Verilog u System Verilog files biex tittestja memorja jaqra u jikteb, bandwidth, u latency.
- Dan il-pakkett jinkludi tliet AFUs li tista 'tibni mill-istess sors RTL. Il-konfigurazzjoni tiegħek tal-kodiċi tas-sors RTL toħloq dawn l-AFUs.
L-NLB Sample Funzjoni Aċċeleratur (AF)
Il-$OPAE_PLATFORM_ROOT/hw/sampLes direttorju jaħżen il-kodiċi tas-sors għall-NLB s li ġejjinample AFUs:
- nlb_mode_0
- nlb_mode_0_stp
- nlb_mode_3
Nota: Il-$DCP_LOC/hw/samples direttorju jaħżen l-NLB sample kodiċi sors AFUs għall-pakkett ta 'rilaxx 1.0.
Biex tifhem l-NLB sampL-istruttura tal-kodiċi tas-sors tal-AFU u kif tibniha, irreferi għal waħda mill-Gwidi Quick Start li ġejjin (skond liema Intel FPGA PAC qed tuża):
- Jekk qed tuża Intel PAC b'Intel Arria® 10 GX FPGA, irreferi għall-IntelProgrammable Acceleration Card b'Intel Arria 10 GX FPGA.
- Jekk qed tuża Intel FPGA PAC D5005, irreferi għall-Intel Acceleration Stack Quick Start Guide għall-Intel FPGA Programable Acceleration Card D5005.
Il-pakkett tar-rilaxx jipprovdi t-tliet s li ġejjinample AFs:
- Modalità NLB 0 AF: teħtieġ l-utilità hello_fpga jew fpgadiag biex twettaq it-test lpbk1.
- Modalità NLB 3 AF: teħtieġ l-utilità fpgadiag biex twettaq it-testijiet trupt, jaqra u tikteb.
- Modalità NLB 0 stp AF: teħtieġ l-utilità hello_fpga jew fpgadiag biex twettaq it-test lpbak1.
Nota: In-nlb_mode_0_stp huwa l-istess AFU bħal nlb_mode_0 iżda bil-karatteristika ta' debug ta' Signal Tap attivata.
L-utilitajiet fpgadiag u hello_fpga jgħinu lill-AF xieraq biex jiddijanjostika, jittestja u jirrapporta dwar il-ħardwer FPGA.
Korporazzjoni Intel. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel Corporation jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi. *Ismijiet u marki oħra jistgħu jiġu mitluba bħala proprjetà ta’ ħaddieħor.
Figura 1. Native Loopback (nlb_lpbk.sv) Wrapper tal-Ogħla Livell
Tabella 4. NLB Files
| File Isem | Deskrizzjoni |
| nlb_lpbk.sv | Wrapper ta 'l-ogħla livell għal NLB li tistanzia lil min jagħmel it-talba u lill-arbitru. |
| arbiter.sv | Jipprova t-test AF. |
| it-talba.sv | Jaċċetta talbiet mill-arbitru u jifformattja t-talbiet skont l-ispeċifikazzjoni CCI-P. Timplimenta wkoll il-kontroll tal-fluss. |
| nlb_csr.sv | Timplimenta reġistri ta' Kontroll u Status (CSR) ta' qari/kitba ta' 64 bit. Ir-reġistri jappoġġjaw kemm qari u kitbiet ta' 32 kif ukoll ta' 64 bit. |
| nlb_gram_sdp.sv | Timplimenta RAM ġenerika b'żewġ ports b'port wieħed tal-kitba u port wieħed tal-qari. |
NLB hija implimentazzjoni ta' referenza ta' AFU kompatibbli mal-Intel Acceleration Stack għal Intel Xeon CPU b'Manwal ta' Referenza tal-Interface Core Cache Interface (CCI-P) tal-FPGAs. Il-funzjoni primarja ta 'NLB hija li tivvalida l-konnettività tal-host bl-użu ta' mudelli ta 'aċċess għall-memorja differenti. NLB ikejjel ukoll bandwidth u latency ta 'qari/kitba. It-test tal-bandwidth għandu l-għażliet li ġejjin:
- 100% aqra
- 100% jiktbu
- 50% jaqraw u 50% jikteb
Informazzjoni Relatata
- Intel Acceleration Stack Quick Start Guide għal Intel Acceleration Card Programable with Arria 10 GX FPGA
- Munzell ta' Aċċelerazzjoni għal CPU Intel Xeon b'Manwal ta' Referenza tal-Interface Core Cache tal-FPGAs (CCI-P)
- Intel Acceleration Stack Quick Start Guide għal Intel FPGA Programable Acceleration Card D5005
Native Loopback Kontroll u Deskrizzjonijiet tar-Reġistru tal-Istatus
Tabella 5. Ismijiet, Indirizzi u Deskrizzjonijiet tas-CSR
| Indirizz tal-byte (OPAE) | Kelma Indirizz (CCI-P) | Aċċess | Isem | Wisa' | Deskrizzjoni |
| 0x0000 | 0x0000 | RO | DFH | 64 | Header tal-Karatteristika tal-Apparat AF. |
| 0x0008 | 0x0002 | RO | AFU_ID_L | 64 | AF ID baxx. |
| 0x0010 | 0x0004 | RO | AFU_ID_H | 64 | AF ID għoli. |
| 0x0018 | 0x0006 | Rsvd | CSR_DFH_RSVD0 | 64 | Obbligatorju Riżervat 0. |
| 0x0020 | 0x0008 | RO | CSR_DFH_RSVD1 | 64 | Obbligatorju Riżervat 1. |
| 0x0100 | 0x0040 | RW | CSR_SCRATCHPAD0 | 64 | Reġistru Scratchpad 0. |
| 0x0108 | 0x0042 | RW | CSR_SCRATCHPAD1 | 64 | Reġistru Scratchpad 2. |
| 0x0110 | 0x0044 | RW | CSR_AFU_DSM_BASE L | 32 | 32-bit t'isfel tal-indirizz bażi AF DSM. Is-6 bits aktar baxxi huma 4 × 00 minħabba li l-indirizz huwa allinjat mad-daqs tal-linja tal-cache ta '64 byte. |
| 0x0114 | 0x0045 | RW | CSR_AFU_DSM_BASE H | 32 | 32-bit ta' fuq tal-indirizz bażi AF DSM. |
| 0x0120 | 0x0048 | RW | CSR_SRC_ADDR | 64 | Ibda l-indirizz fiżiku għall-buffer tas-sors. It-talbiet kollha tal-qari jimmiraw għal dan ir-reġjun. |
| 0x0128 | 0x004A | RW | CSR_DST_ADDR | 64 | Ibda l-indirizz fiżiku għall-buffer tad-destinazzjoni. It-talbiet kollha għall-kitba jimmiraw għal dan ir-reġjun |
| 0x0130 | 0x004C | RW | CSR_NUM_LINES | 32 | Numru ta' linji tal-cache. |
| 0x0138 | 0x004E | RW | CSR_CTL | 32 | Jikkontrolla l-fluss tat-test, il-bidu, il-waqfien, it-tlestija tal-forza. |
| 0x0140 | 0x0050 | RW | CSR_CFG | 32 | Jikkonfigura l-parametri tat-test. |
| 0x0148 | 0x0052 | RW | CSR_INACT_THRESH | 32 | Limitu tal-limitu ta' inattività. |
| 0x0150 | 0x0054 | RW | CSR_INTERRUPT0 | 32 | SW jalloka Interrupt APIC ID u Vector lill-apparat. |
| DSM Offset Mappa | |||||
| 0x0040 | 0x0010 | RO | DSM_STATUS | 32 | Status tat-test u reġistru tal-iżbalji. |
Tabella 6. Oqsma tal-Bit CSR b'Eżamples
Din it-tabella telenka l-oqsma tal-bit CSR li jiddependu fuq il-valur tas-CSR_NUM_LINES, . Fl-example hawn taħt = 14.
| Isem | Qasam Bit | Aċċess | Deskrizzjoni |
| CSR_SRC_ADDR | [63:] | RW | 2^(N+6)MB indirizz allinjat jindika l-bidu tal-buffer tal-qari. |
| [-1:0] | RW | 0x0. | |
| CSR_DST_ADDR | [63:] | RW | 2^(N+6)MB indirizz allinjat jindika l-bidu tal-buffer tal-kitba. |
| [-1:0] | RW | 0x0. | |
| CSR_NUM_LINES | [31:] | RW | 0x0. |
| kompla... | |||
| Isem | Qasam Bit | Aċċess | Deskrizzjoni |
| [-1:0] | RW | Numru ta' linji tal-cache biex taqra jew tikteb. Dan il-limitu jista' jkun differenti għal kull test AF.
Nota: Żgura li l-buffers tas-sors u tad-destinazzjoni huma kbar biżżejjed biex jakkomodaw il- linji cache. CSR_NUM_LINES għandu jkun inqas minn jew ugwali għal . |
|
| Għall-valuri li ġejjin, jassumi =14. Imbagħad, CSR_SRC_ADDR u CSR_DST_ADDR jaċċettaw 2^20 (0x100000). | |||
| CSR_SRC_ADDR | [31:14] | RW | 1MB indirizz allinjat. |
| [13:0] | RW | 0x0. | |
| CSR_DST_ADDR | [31:14] | RW | 1MB indirizz allinjat. |
| [13:0] | RW | 0x0. | |
| CSR_NUM_LINES | [31:14] | RW | 0x0. |
| [13:0] | RW | Numru ta' linji tal-cache biex taqra jew tikteb. Dan il-limitu jista' jkun differenti għal kull test AF.
Nota: Żgura li l-buffers tas-sors u tad-destinazzjoni huma kbar biżżejjed biex jakkomodaw il- linji cache. |
|
Tabella 7. Oqsma ta' Bit CSR addizzjonali
| Isem | Qasam Bit | Aċċess | Deskrizzjoni |
| CSR_CTL | [31:3] | RW | Riżervat. |
| [2] | RW | Forza t-tlestija tat-test. Jikteb il-bandiera tat-tlestija tat-test u counters oħra tal-prestazzjoni f'csr_stat. Wara li jiġi sfurzat it-tlestija tat-test, l-istat tal-ħardwer huwa identiku għal tlestija tat-test mhux sfurzata. | |
| [1] | RW | Jibda l-eżekuzzjoni tat-test. | |
| [0] | RW | Reset tat-test baxx attiv. Meta jkunu baxxi, il-parametri kollha tal-konfigurazzjoni jinbidlu għall-valuri awtomatiċi tagħhom. | |
| CSR_CFG | [29] | RW | cr_interrupt_testmode jittestja l-interruzzjonijiet. Jiġġenera interruzzjoni fi tmiem kull test. |
| [28] | RW | cr_interrupt_on_error jibgħat interruzzjoni meta fuq żball | |
| skoperta. | |||
| [27:20] | RW | cr_test_cfg jikkonfigura l-imġieba ta' kull mod tat-test. | |
| [13:12] | RW | cr_chsel jagħżel il-kanal virtwali. | |
| [10:9] | RW | cr_rdsel jikkonfigura t-tip ta' talba tal-qari. Il-kodifikazzjonijiet għandhom l- | |
| valuri validi li ġejjin: | |||
| • 1'b00: RdLine_S | |||
| • 2'b01: RdLine_I | |||
| • 2'b11: Modalità mħallta | |||
| [8] | RW | cr_delay_en jippermetti l-inserzjoni ta' dewmien każwali bejn it-talbiet. | |
| [6:5] | RW | Jikkonfigura l-mod tat-test, cr_multiCL-len. Valuri validi huma 0,1, u 3. | |
| [4:2] | RW | cr_mode, tikkonfigura l-mod tat-test. Il-valuri li ġejjin huma validi: | |
| • 3'b000: LPBK1 | |||
| • 3'b001: Aqra | |||
| • 3'b010: Ikteb | |||
| • 3'b011: TRPUT | |||
| kompla... | |||
| Isem | Qasam Bit | Aċċess | Deskrizzjoni |
| Għal aktar informazzjoni dwar il-mod tat-test, irreferi għall- Modi tat-Test suġġett hawn taħt. | |||
| [1] | RW | c_cont jagħżel il-qlib tat-test jew it-terminazzjoni tat-test.
• Meta 1'b0, it-test jintemm. Taġġorna l-istatus CSR meta CSR_NUM_LINES għadd intlaħaq. • Meta 1'b1, it-test jinqaleb għall-indirizz tal-bidu wara li jilħaq l-għadd CSR_NUM_LINES. Fil-modalità qlib, it-test jintemm biss wara żball. |
|
| [0] | RW | cr_wrthru_en jaqleb bejn it-tipi ta' rikjesti WrLine_I u Wrline_M.
• 1'b0: WrLine_M • 1'b1: WrLine_I |
|
| CSR_INACT_THRESHOLD | [31:0] | RW | Limitu tal-limitu ta' inattività. Jiskopri t-tul ta 'stalls waqt ġirja tat-test. Jgħodd in-numru ta 'ċikli inattivi konsekuttivi. Jekk l-inattività jgħodd
> CSR_INACT_THRESHOLD, l-ebda rikjesti ma jintbagħtu, l-ebda tweġibiet ma huma riċevut, u s-sinjal inact_timeout huwa ssettjat. Il-kitba 1 f'CSR_CTL[1] jattiva dan il-counter. |
| CSR_INTERRUPT0 | [23:16] | RW | In-Numru tal-Vector Interrupt għall-apparat. |
| [15:0] | RW | apic_id huwa l-API OD għall-apparat. | |
| DSM_STATUS | [511:256] | RO | Żball dump form Test Mode. |
| [255:224] | RO | Tmiem Overhead. | |
| [223:192] | RO | Ibda Overhead. | |
| [191:160] | RO | Numru ta' Kitbiet. | |
| [159:128] | RO | Numru ta' Qari. | |
| [127:64] | RO | Numru ta' Arloġġi. | |
| [63:32] | RO | Reġistru tal-iżbalji tat-test. | |
| [31:16] | RO | Qabbel u skambju ta 'suċċess counter. | |
| [15:1] | RO | ID unika għal kull kitba ta' status DSM. | |
| [0] | RO | Bandiera tat-tlestija tat-test. |
Modi tat-Test
CSR_CFG[4:2] jikkonfigura l-mod tat-test. L-erba' testijiet li ġejjin huma disponibbli:
- LPBK1: Dan huwa test tal-kopja tal-memorja. L-AF tikkopja CSR_NUM_LINES mill-buffer tas-sors għall-buffer tad-destinazzjoni. Mat-tlestija tat-test, is-softwer iqabbel il-buffers tas-sors u tad-destinazzjoni.
- Aqra: Dan it-test jenfasizza l-mogħdija tal-qari u jkejjel il-bandwidth tal-qari jew il-latenza. L-AF jaqra CSR_NUM_LINES li jibda mis-CSR_SRC_ADDR. Dan huwa biss test ta' bandwidth jew latency. Ma jivverifikax id-data moqrija.
- Ikteb: Dan it-test jenfasizza l-passaġġ tal-kitba u jkejjel il-bandwidth jew il-latency tal-kitba. L-AF jaqra CSR_NUM_LINES li jibda mis-CSR_SRC_ADDR. Dan huwa biss test ta' bandwidth jew latency. Ma jivverifikax id-dejta miktuba.
- TRUPP: Dan it-test jgħaqqad il-qari u l-kitba. Taqra CSR_NUM_LINES li jibdew minn post CSR_SRC_ADDR u jikteb CSR_NUM_LINES għal CSR_SRC_ADDR. Tkejjel ukoll bandwidth tal-qari u tal-kitba. Dan it-test ma jiċċekkjax id-dejta. Il-qari u l-kitba m'għandhom l-ebda dipendenzi
It-tabella li ġejja turi l-kodifikazzjonijiet CSR_CFG għall-erba' testijiet. Din it-tabella tistabbilixxi u CSR_NUM_LINES, =14. Tista' tibdel in-numru ta' linji cache billi taġġorna r-reġistru CSR_NUM_LINES.
Tabella 8. Modi tat-Test
Dijanjostiċi FPGA: fpgadiag
L-utilità fpgadiag tinkludi diversi testijiet għad-dijanjosi, it-test u r-rapport dwar il-ħardwer FPGA. Uża l-utilità fpgadiag biex tħaddem il-modi tat-test kollha. Għal aktar informazzjoni dwar l-użu tal-utilità fpgadiag, irreferi għat-taqsima fpgadiag fil-Gwida tal-Għodda tal-Magna ta’ Aċċelerazzjoni Programmable Miftuħa (OPAE).
NLB Mode0 Hello_FPGA Test Flow
- Is-softwer jinizjalizza l-Memorja tal-Istat tal-Apparat (DSM) għal żero.
- Is-softwer jikteb l-indirizz BASE tad-DSM lill-AFU. CSR Write(DSM_BASE_H), CSRWrite(DSM_BASE_L)
- Is-softwer jipprepara buffer tal-memorja tas-sors u tad-destinazzjoni. Din il-preparazzjoni hija speċifika għat-test.
- Is-softwer jikteb CSR_CTL[2:0]= 0x1. Din il-kitba ġġib it-test minn reset u fil-mod ta 'konfigurazzjoni. Il-konfigurazzjoni tista' tipproċedi biss meta CSR_CTL[0]=1 & CSR_CTL[1]=1.
- Is-softwer jikkonfigura l-parametri tat-test, bħal src, destaddress, csr_cfg, num lines, eċċ.
- Software CSR jikteb CSR_CTL[2:0]= 0x3. L-AF jibda l-eżekuzzjoni tat-test.
- Tlestija tat-test:
- Il-ħardwer jitlesta meta t-test jitlesta jew jiskopri żball. Mat-tlestija, il-ħardwer AF jaġġorna DSM_STATUS. Is-softwer jeżamina DSM_STATUS[31:0]==1 biex jikxef it-tlestija tat-test.
- Is-softwer jista' jġiegħel it-tlestija tat-test billi jikteb CSR writes CSR_CTL[2:0]=0x7. Hardware AF jaġġorna DSM_STATUS.
Storja tar-Reviżjoni tad-Dokument għall-Gwida għall-Utent tal-Unità Funzjonali tal-Aċċeleratur tal-Loopback Native (AFU).
| Verżjoni tad-Dokument | Aċċelerazzjoni Intel Munzell Verżjoni | Bidliet |
| 2019.08.05 | 2.0 (appoġġjat bl-Intel
Quartus Prime Pro Edition 18.1.2) u 1.2 (sostnjati ma Intel Quartus Prime Pro Edition 17.1.1) |
Appoġġ miżjud għall-pjattaforma Intel FPGA PAC D5005 fir-rilaxx attwali. |
| 2018.12.04 | 1.2 (appoġġjat bl-Intel
Quartus® Prime Pro Edition 17.1.1) |
Rilaxx ta' manutenzjoni. |
| 2018.08.06 | 1.1 (appoġġjat bl-Intel
Quartus Prime Pro Edition 17.1.1) u 1.0 (sostnjati ma Intel Quartus Prime Pro Edition 17.0.0) |
Aġġorna l-post tal-kodiċi tas-sors għall-NLB sample AFU in L-NLB Sample Funzjoni Aċċeleratur (AF) sezzjoni. |
| 2018.04.11 | 1.0 (appoġġjat bl-Intel
Quartus Prime Pro Edition 17.0.0) |
Rilaxx inizjali. |
Korporazzjoni Intel. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel Corporation jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi. *Ismijiet u marki oħra jistgħu jiġu mitluba bħala proprjetà ta’ ħaddieħor.
Dokumenti / Riżorsi
 |
Intel Native Loopback Accelerator Unità Funzjonali (AFU) [pdfGwida għall-Utent L-Unità Funzjonali tal-Aċċeleratur Native Loopback AFU, Loopback Nattiv, Unità Funzjonali tal-Aċċeleratur AFU, Unità Funzjonali AFU |
