Manwali u Gwidi għall-Utent ta' Xilinx

Tgħallem kif toħloq disinji PCIe x8 Gen 2 għall-bord ta' evalwazzjoni Xilinx KC705 bl-użu ta' Vivado. Din il-gwida tkopri s-setup tal-ħardwer, ir-rekwiżiti tas-softwer, il-ġenerazzjoni tal-IP, l-ipprogrammar, u l-passi ta' verifika.

Gwida komprensiva li tiddeskrivi l-portabbiltà tal-applikazzjoni ResNet-50 Convolutional Neural Network (CNN) għall-pjattaforma ta' żvilupp Xilinx ZedBoard. Tkopri s-setup tal-ħardwer b'Vivado, il-konfigurazzjoni tas-softwer b'PetaLinux, l-integrazzjoni tad-DPU,...

Gwida ta' bidu rapidu minn Xilinx għall-ħolqien ta' sistema bażika ta' proċessur artab MicroBlaze bl-użu ta' disinji predefiniti tal-proċessur f'Vivado u SDK. Tkopri l-passi tal-iżvilupp tal-ħardwer u s-softwer għal...

Gwida komprensiva għat-twaqqif u l-użu tal-Xilinx Zynq-7000 All Programmable SoC ZC706 Evaluation Kit, inklużi l-proċeduri ta' Built-In Self-Test (BIST) u PCIe Targeted Reference Design (TRD).

Gwida komprensiva għall-għażla tal-prodott għall-familja Xilinx Zynq-7000 All Programmable SoC, li tiddeskrivi l-karatteristiċi tas-sistema tal-ipproċessar u tal-loġika programmabbli, il-kompatibilità tal-apparat, il-gradi tal-veloċità, il-memorja, it-transceivers, l-għadd tal-I/O, u informazzjoni dwar l-ordnijiet.

Tgħallem kif twettaq analiżi preċiża tal-enerġija u ottimizzazzjoni għad-disinji tal-FPGA bl-użu ta' Xilinx Vivado Design Suite. Dan it-tutorja jiggwida lill-utenti permezz tal-RTL għall-implimentazzjoni, l-integrazzjoni tad-dejta tas-simulazzjoni, il-kejl tal-ħardwer, u...

Gwida komprensiva tal-prodott għal Xilinx UltraScale FPGAs Memory IP v1.4 (PG150), li tkopri l-interfejsijiet DDR3, DDR4, LPDDR3, QDR II+, QDR-IV, u RLDRAM 3. Tiddeskrivi l-arkitettura, il-flussi tad-disinn, u l-ispeċifikazzjonijiet għall-FPGA...

Tgħallem kif tiddibaggja kwistjonijiet ta' taħriġ u stabbiltà tal-link PCIe billi tuża Xilinx Vivado ILA bil-Blokk Integrat UltraScale FPGA Gen3. Din il-gwida tkopri s-setup, il-qbid tas-sinjali, u l-analiżi għal...

Gwida dettaljata għall-Xilinx AXI Memory Mapped to PCI Express (PCIe) Gen2 v2.8 LogiCORE IP, li tippermetti l-interfaċċja AXI4 għal PCI Express. Tkopri l-ispeċifikazzjonijiet, id-disinn, u d-debugging għal Xilinx FPGAs…

Manwal komprensiv ta' referenza teknika għall-apparat Xilinx Zynq UltraScale+, li jiddeskrivi l-arkitettura, is-sistema tal-ipproċessar, u l-periferali tiegħu għal applikazzjonijiet integrati avvanzati.

Din il-gwida tipprovdi struzzjonijiet u proċeduri dettaljati għall-migrazzjoni ta' disinji minn Xilinx ISE Design Suite għal Vivado Design Suite. Tkopri l-konverżjoni ta' proġetti, il-migrazzjoni ta' restrizzjonijiet (UCF għal XDC), il-migrazzjoni tal-IP,...

Gwida għall-utent għall-Bord tal-Iżvilupp tal-Interfaċċji tal-Memorja Xilinx Virtex-5 FPGA ML561, li tiddeskrivi l-ħardwer, l-ispeċifikazzjonijiet elettriċi, l-integrità tas-sinjal, il-konfigurazzjoni, u l-korrelazzjoni tas-simulazzjoni għal disinji tal-interfaċċji tal-memorja bbażati fuq FPGA.